接口供电电路的制作方法
【技术领域】
[0001 ] 本发明涉及一种供电电路，特别是一种接口供电电路。
【背景技术】
[0002] -般电子装置中包括若干用于连接外设的输入输出接口，某些接口，例如， VGA (Video Graphics Array,视频图形阵列）接口在连接显示器时由于显示器质量参差不 齐，会产生漏电现象。例如，当计算机处于睡眠（S3状态，通常称为STR，Suspend to RAM， 挂起到内存，即将运行中的数据写入内存后关闭硬盘)、休眠（S4状态，也称为STD，Suspend to Disk，挂起到硬盘，即内存信息写入硬盘，然后所有部件停止工作)及关闭（S5状态，即所 有硬件设备全部都关闭，也即计算机处于关机状态）状态这三种待机状态时，这些显示器上 的漏电很容易通过VGA接口而影响到主板，不仅会使计算机在待机时的功耗增加，还会造 成一定的安全隐患。
【发明内容】
[0003] 鉴于以上内容，有必要提供一种可避免在计算机处于待机状态时产生漏电现象的 接口供电电路。
[0004] 一种接口供电电路，包括接口、主板电源、管理芯片及连接所述管理芯片的控制电 路，所述管理芯片用于检测计算机的工作状态，所述主板电源为所述接口与所述主板电源 供电，所述控制电路还连接于所述主板电源与所述接口之间，所述管理芯片在所述计算机 处于待机状态时输出第一电平信号给所述控制电路，所述控制电路接收所述第一电平信号 后断开所述主板电源与所述接口的连接。
[0005] 优选地，所述控制电路包括连接所述管理芯片的逻辑电路及连接所述逻辑电路的 场效应管，所述逻辑电路接收所述第一电平信号后输出低电平断开信号给所述场效应管， 所述场效应管接收所述低电平断开信号后断开从而断开所述主板电源与所述接口的连接。
[0006] 优选地，所述逻辑电路包括第一与门及第二与门，所述管理芯片包括输出所述第 一电平信号的第一端、输出第二电平信号的第二端及输出第三电平信号的第三端，所述第 一端及所述第二端作为所述第一与门的两输入，所述第一与门的输出及所述第三端作为所 述第二与门的两输入，所述第二与门的输出至所述场效应管，所述第一与门接收所述第一 电平信号后输出第四电平信号给所述第二与门，所述第二与门接收所述第三电平信号及所 述第四电平信号后输出所述低电平断开信号给所述场效应管。
[0007] 优选地，所述待机状态为睡眠状态，所述第一电平信号为低电平信号，所述第二电 平信号及所述第三电平信号为高电平信号。
[0008] 优选地，所述第四电平信号为低电平信号。
[0009] 优选地，所述待机状态为关闭状态，所述第一电平信号、所述第二电平信号及所述 第二电平号均为低电平号。
[0010] 优选地，所述待机状态为休眠状态，所述第一电平信号及所述第二电平信号均为 低电平号，所述第二电平号为1?电平号。
[0011] 优选地，所述场效应管为一 N沟道场效应管。
[0012] 优选地，所述场效应管的栅极连接所述逻辑电路，所述场效应管的漏极连接所述 主板电源，所述场效应管的源极连接所述接口。
[0013] 优选地，所述接口为VGA接口。
[0014] 与现有技术相比，所述接口供电电路中，当计算机处于待机状态时，所述控制电路 能断开所述接口的供电，以避免漏电现象产生。
【附图说明】
[0015] 图1是本发明接口供电电路的一较佳实施方式的一功能模块图。
[0016] 图2是本发明接口供电电路的一较佳实施方式的一电路连接图。
[0017] 主要元件符号说明
如下【具体实施方式】将结合上述附图进一步说明本发明。
【具体实施方式】
[0018] 请参阅图1，本发明接口供电电路的一较佳实施方式包括一主板电源10、连接所 述主板电源10的一滤波电路20与一控制电路30、一管理芯片40。所述控制电路30用于 连接一接口 50。所述主板电源10用于给所述管理芯片40供电。在一实施例中，所述接口 50为一 VGA接口 50。所述管理芯片40为一北桥芯片，所述管理芯片40用于根据计算机的 工作状态而输出不同的电平信号，计算机的工作状态包括正常工作状态（S0状态，电脑正 常工作，所有硬件设备全部处于打开或正常工作）及待机状态，待机状态包括睡眠状态（S3 状态)、休眠状态（S4状态）及关闭状态（S5状态)。
[0019] 请参阅图2,所述滤波电路20包括一第一电容Cl及一第二电容C2。
[0020] 所述控制电路30包括一逻辑电路31及一场效应管Q。所述逻辑电路31包括一第 一与门310及一第二与门312。在一实施例中，所述场效应管Q为一 N沟道场效应管。
[0021] 所述主板电源10通过所述第一电容Cl接地及通过所述第二电容C2接地，所述管 理芯片40的第一端41及第二端作为所述第一与门310的两输入，所述管理芯片40的第三 端及所述第一与门310的输出作为所述第二与门312的两输入，所述第二与门312的输出 连接所述场效应管Q的栅极，所述场效应管Q的漏极连接所述主板电源10,所述场效应管Q 的源极连接所述接口 50。
[0022] 请参阅表1，所述管理芯片40的第一端41、第二端43及第三端45与所述第二与 门312分别用于输出一第一电平信号、一第二电平信号、一第三电平信号及一第四电平信 号。当计算机处于SO状态时，所述第一电平信号、所述第二电平信号、所述第三电平信号及 所述第四电平信号均为高电平信号；当计算机处于S3状态时，所述第一电平信号及所述第 四电平信号为低电平信号，所述第二电平信号及所述第三电平信号为高电平信号；当计算 机处于S4状态时，所述第一电平信号、所述第二电平信号及所述第四电平信号均为低电平 信号，所述第三电平信号为高电平信号；当计算机处于S5状态时，所述第一电平信号、所述 第二电平信号、所述第三电平信号及所述第四电平信号均为低电平信号。
[0023] 表 1
所述接口供电电路的工作原理为：当计算机处于SO状态时，所述主板电源10通过所述 滤波电路20滤波输出给所述管理芯片40供电；所述管理芯片40检测到计算机处于S3状态 时，所述管理芯片40的第一端41输出低电平信号给所述第一与门310,所述第一与门310 接收来自于所述第一端41输出的低电平信号后输出低电平信号给所述第二与门312,所述 第二与门312接收来自于所述第一与门310的低电平信号后输出所述低电平断开信号给所 述场效应管Q，所述场效应管Q接收来自于所述第二与门312的低电平断开信号后断开，从 而使所述主板电源10与所述接口 50断开；所述管理芯片40检测到计算机处于S4状态时， 所述管理芯片40的第一端41及第二端43均输出低电平信号给所述第一与门310,所述第 一与门310接收来自于所述第一端41及所述第二端43输出的低电平信号后输出低电平信 号给所述第二与门312,所述第二与门312接收来自于所述第一与门310的低电平信号后输 出一低电平断开信号给所述场效应管Q，所述场效应管Q接收来自于所述第二与门312的低 电平断开信号后断开，从而使所述主板电源10与所述接口 50断开；所述管理芯片40检测 到计算机处于S5状态时，所述管理芯片40的第一端41、第二端43及第三端均输出低电平 信号，所述第二与门312接收来自于所述第三端45的低电平信号后输出所述低电平断开信 号给所述场效应管Q，所述场效应管Q接收来自于所述第二与门312的低电平断开信号后断 开，从而使所述主板电源10与所述接口 50断开。所述主板电源10与所述接口 50断开后， 可避免漏电现象产生。
[0024] 在所述接口供电电路中，当计算机处于S3、S4及S5三种待机状态时，所述控制电 路30输出所述低电平断开信号而断开所述场效应管Q，而使所述主板电源10与所述接口 50断开，从而避免漏电现象产生。
[0025] 对本领域的技术人员来说，可以根据本发明的发明方案和发明构思结合生产的实 际需要做出其他相应的改变或调整，而这些改变和调整都应属于本发明所公开的范围。
【主权项】
1. 一种接口供电电路，包括接口、主板电源及管理芯片，所述管理芯片用于检测计算机 的工作状态，所述主板电源为所述接口与所述主板电源供电，其特征在于：所述接口供电电 路还包括连接所述管理芯片的控制电路，所述控制电路还连接于所述主板电源与所述接口 之间，所述管理芯片在所述计算机处于待机状态时输出第一电平信号给所述控制电路，所 述控制电路接收所述第一电平信号后断开所述主板电源与所述接口的连接。2. 如权利要求1所述的接口供电电路，其特征在于：所述控制电路包括连接所述管理 芯片的逻辑电路及连接所述逻辑电路的场效应管，所述逻辑电路接收所述第一电平信号后 输出低电平断开信号给所述场效应管，所述场效应管接收所述低电平断开信号后断开从而 断开所述主板电源与所述接口的连接。3. 如权利要求2所述的接口供电电路，其特征在于：所述逻辑电路包括第一与门及第 二与门，所述管理芯片包括输出所述第一电平信号的第一端、输出第二电平信号的第二端 及输出第三电平信号的第三端，所述第一端及所述第二端作为所述第一与门的两输入，所 述第一与门的输出及所述第三端作为所述第二与门的两输入，所述第二与门的输出至所述 场效应管，所述第一与门接收所述第一电平信号后输出第四电平信号给所述第二与门，所 述第二与门接收所述第三电平信号及所述第四电平信号后输出所述低电平断开信号给所 述场效应管。4. 如权利要求3所述的接口供电电路，其特征在于：所述待机状态为睡眠状态，所述第 一电平信号为低电平信号，所述第二电平信号及所述第三电平信号为高电平信号。5. 如权利要求3所述的接口供电电路，其特征在于：所述第四电平信号为低电平信号。6. 如权利要求3所述的接口供电电路，其特征在于：所述待机状态为关闭状态，所述第 一电平信号、所述第二电平信号及所述第三电平信号均为低电平信号。7. 如权利要求3所述的接口供电电路，其特征在于：所述待机状态为休眠状态，所述第 一电平信号及所述第二电平信号均为低电平信号，所述第三电平信号为高电平信号。8. 如权利要求2所述的接口供电电路，其特征在于：所述场效应管为一N沟道场效应 管。9. 如权利要求8所述的接口供电电路，其特征在于：所述场效应管的栅极连接所述逻 辑电路，所述场效应管的漏极连接所述主板电源，所述场效应管的源极连接所述接口。10. 如权利要求1所述的接口供电电路，其特征在于：所述接口为VGA接口。
【专利摘要】一种接口供电电路，包括接口、主板电源、管理芯片及连接所述管理芯片的控制电路，所述管理芯片用于检测计算机的工作状态，所述主板电源为所述接口与所述主板电源供电，所述控制电路还连接于所述主板电源与所述接口之间，所述管理芯片在所述计算机处于待机状态时输出第一电平信号给所述控制电路，所述控制电路接收所述第一电平信号后断开所述主板电源与所述接口的连接。
【IPC分类】H03K17/687, G06F1/26
【公开号】CN104914969
【申请号】CN201410091957
【发明人】闵捷, 陈俊生
【申请人】鸿富锦精密工业(武汉)有限公司, 鸿海精密工业股份有限公司
【公开日】2015年9月16日
【申请日】2014年3月13日
【公告号】US20150261286