一种同时实现计算加速和pciessd存储的fpga方法
【专利说明】一种同时实现计算加速和PC IESSD存储的FPGA方法
[0001]
技术领域
[0002]本发明涉及一种FPGA方法，具体是一种同时实现计算加速和PCIE SSD存储的FPGA方法。
【背景技术】
[0003]随着信息化的快速发展，高密度计算需求越来越多，对单服务器节点的计算能力和存储10(输入/输出)能力要求越来越高。目前，企业市场广泛采用PCIE SSD提高存储的1能力；而对于计算能力，一般采用GPlKGraphics Processing Unit)加速卡或者FPGA加速卡。企业级GPU加速卡虽然计算能力强，但价格贵，功耗高，增加了企业成本。而FPGA加速卡相对GPU加速卡价格较低，功耗低，但同时使用PCIE SSD和FPGA加速卡，不但要占用多个服务器槽位，而且增加更多的功耗，增加了企业的成本。
【发明内容】
[0004]本发明的目的在于提供一种同时实现计算加速和PCIESSD存储的FPGA方法，以解决上述【背景技术】中提出的问题。
[0005]为实现上述目的，本发明提供如下技术方案:
一种同时实现计算加速和PCIE SSD存储的FPGA方法，使用了一片FPGA，FPGA内集成了SSD控制器和算法加速器，FPGA内还包含了SSD控制器，所述SSD控制器由FPGA内逻辑实现，管理和控制SSD的闪存阵列，SSD控制器通过PCIE接口与服务器节点通信。
[0006]作为本发明进一步的方案:所述算法加速器由FPGA逻辑实现，通过PCIE接口与服务器节点通信。
[0007]作为本发明进一步的方案:所述FPGA内还包含了DDR控制器。
[0008]作为本发明再进一步的方案:所述FPGA内还包含了直接内存读取模块DMA，直接内存读取模块DMA分别连接SSD控制器、DDR控制器和算法加速器。
[0009]与现有技术相比，本发明的有益效果是:本发明在一个PCIE设备上实现了算法加速和SSD存储两个功能，减少了布局难度，降低了服务器节点的整体功耗，降低了企业的成本。
【附图说明】
[0010]图1为同时实现计算加速和PCIESSD存储的FPGA方法的结构示意图；图2为同时实现计算加速和PCIE SSD存储的FPGA方法的流程图。
【具体实施方式】
[0011]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0012]请参阅图1，本发明实施例中，一种同时实现计算加速和PCIESSD存储的FPGA方法，使用了一片FPGA，FPGA内集成了 SSD控制器和算法加速器，FPGA内还包含了 SSD控制器，所述SSD控制器由FPGA内逻辑实现，管理和控制SSD的闪存阵列，SSD控制器通过PCIE接口与服务器节点通信;所述算法加速器由FPGA逻辑实现，通过PCIE接口与服务器节点通信;所述FPGA内还包含了 DDR控制器;所述FPGA内还包含了直接内存读取模块DMA，直接内存读取模块DMA分别连接SSD控制器、DDR控制器和算法加速器。
[0013]本发明的工作原理是:请参阅图1，服务器节点通过PCIE接口和FPGA通信;FPGA内部直接内存读取模块DMA实现PCIE TLPCTransact1n Layer Package)协议层封装和解析，获取命令，分发和汇聚数据，上报中断;SSD控制器接收直接内存读取模块DMA分发的命令和数据，根据命令控制NAND FLASH阵列;算法加速器接收直接内存读取模块DMA分发的命令和数据，根据命令做相应算法的计算;DDR控制器为直接内存读取模块DMA和算法加速器缓存数据。
[0014]本发明的实现步骤如下:1、根据实际计算密度需求和SSD容量选择合适资源的FPGA、NAND FLASH、DDR SDRAM，按照图1所示，设计硬件。
[0015]2、根据图2所示FPGA工作流程图编写关键模块直接内存读取模块DMA的RTL(Register Transfer Level)代码。
[0016]3、根据图1定义的FPGA内部结构在FPGA顶层例化、连接各个功能模块，编写FPGA的RTL顶层代码。
[0017]4、根据图2所示的FPGA工作流程图编写仿真平台，完成系统仿真。
[0018]5、在FPGA编译工具中添加时序约束，编译RTL代码，得到烧录文件。
[0019]6、根据图2所示流程图编写相应的软件驱动。
[0020]对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
[0021]此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
【主权项】
1.一种同时实现计算加速和PCIE SSD存储的FPGA方法，其特征在于，使用了一片FPGA，FPGA内集成了 SSD控制器和算法加速器，FPGA内还包含了 SSD控制器，所述SSD控制器由FPGA内逻辑实现，管理和控制SSD的闪存阵列，SSD控制器通过PCIE接口与服务器节点通信。2.根据权利要求1所述的同时实现计算加速和PCIESSD存储的FPGA方法，其特征在于，所述算法加速器由FPGA逻辑实现，通过PCIE接口与服务器节点通信。3.根据权利要求1所述的同时实现计算加速和PCIESSD存储的FPGA方法，其特征在于，所述FPGA内还包含了DDR控制器。4.根据权利要求1所述的同时实现计算加速和PCIESSD存储的FPGA方法，其特征在于，所述FPGA内还包含了直接内存读取模块DMA，直接内存读取模块DMA分别连接SSD控制器、DDR控制器和算法加速器。
【专利摘要】本发明公开了一种同时实现计算加速和PCIE？SSD存储的FPGA方法，使用了一片FPGA，FPGA内集成了SSD控制器和算法加速器，FPGA内还包含了SSD控制器，所述FPGA内还包含了直接内存读取模块DMA，直接内存读取模块DMA分别连接SSD控制器、DDR控制器和算法加速器。本发明在一个PCIE设备上实现了算法加速和SSD存储两个功能，减少了布局难度，降低了服务器节点的整体功耗，降低了企业的成本。
【IPC分类】G06F13/28, G06F13/16, G06F15/78
【公开号】CN105677595
【申请号】CN201610039292
【发明人】肖飞
【申请人】方一信息科技（上海）有限公司
【公开日】2016年6月15日
【申请日】2016年1月21日