一种基于动态内存的高速硬盘的制作方法
【专利说明】
【技术领域】
[0001]本实用新型涉及计算机硬盘，特别涉及一种基于动态内存的高速硬盘。
【【背景技术】】
[0002]随着计算机技术的发展，现有计算机CPU速度越来越快，内存容量和速度都有大幅提升。计算机硬盘尽管容量在不断的加大，但访问速度却发展缓慢。在实际的计算机使用中，硬盘访问过慢也确实成为计算机运行效率低下，甚至卡死案例的主要因素。操作系统启动，打开大型软件时，运行大量磁盘读写程序时，硬盘指示灯在频繁闪烁而此时CPU的占用率并不高，硬盘成为了限制计算机性能的短板。尽管固态硬盘的出现一定程度上缓解了此问题，但价格昂贵，且使用寿命较短，无法满足大量磁盘读写的使用需求。
【【实用新型内容】】
[0003]本实用新型旨在解决上述问题中硬盘使用寿命较短，无法满足大量磁盘读写的使用需求，而提供一种可大幅提高访问速度的基于动态内存的高速硬盘。
[0004]为实现上述目的，本实用新型提供了一种基于动态内存的高速硬盘，其特征在于，该高速硬盘包括可对SATA串行接口进行解析和数据通讯的SATA接口芯片、控制硬盘工作状态的硬盘控制芯片、动态内存控制芯片、动态内存阵列及备用电源电路组成，所述SATA接口芯片与所述硬盘控制芯片连接，所述硬盘控制芯片则分别与所述动态内存控制芯片及备用电源电路连接，所述动态内存控制芯片则与所述动态内存阵列连接。
[0005]所述动态内存阵列包括多块相同规格的动态内存芯片。
[0006]本实用新型的有益贡献在于，其有效解决了上述问题。由于动态内存的访问速度快，因此本实用新型的基于动态内存的高速硬盘理论便可达到SATA接口的峰值速度，从而大幅提高硬盘的访问速度。本实用新型的基于动态内存实现的高速硬盘可实现超高速的读写速度，是普通机械硬盘的100倍，固态硬盘20倍。因为存储数据的实体为内存，所以不存在使用寿命的问题。
【【附图说明】】
[0007]图1是本实用新型的结构框图。
【【具体实施方式】】
[0008]下列实施例是对本实用新型的进一步解释和补充，对本实用新型不构成任何限制。
[0009]如图1所示，本实用新型的基于动态内存的高速硬盘主要由SATA接口芯片1、硬盘控制芯片2、动态内存控制芯片3、动态内存阵列4及备用电源电路5组成。为便于说明，实施例中所述的“硬盘”皆指本实用新型的基于动态内存的高速硬盘。
[0010]所述SATA接口芯片I负责SATA串行接口协议解析和数据通讯，其可选用公知的SATA接口芯片1，或由本领域技术人员通过设置相应的硬件电路来实现。
[0011]所述硬盘控制芯片2为硬盘的主要控制芯片，其负责硬盘工作状态控制、硬盘访问协议与内存操作协议转换和数据校验等功能，其可选用公知的硬盘控制芯片2，或由本领域技术人员通过相应的硬件电路来实现。
[0012]所述动态内存控制芯片3负责对所述动态内存阵列4的控制，其包括动态内存芯片41的电源和时钟控制、数据读写、数据刷新和数据地址映射等功能。
[0013]所述动态内存阵列4包括多块相同规格的动态内存芯片41。所述动态内存芯片41可选用公知的动态内存芯片。
[0014]所述备用电源电路5是为了在计算机关机情况下保存硬盘数据而额外增加的供电电源。所述备用电源电路5包括电池和充放电控制电路，所述电池可选用公知的锂电池等，所述充放电控制电路可根据现有的充放电控制电路进行设置。
[0015]如图1所示，所述SATA接口芯片I与所述硬盘控制芯片2连接，所述硬盘控制芯片2分别与所述动态内存控制芯片3及备用电源电路5连接，所述动态内存控制芯片3与所述动态内存阵列4连接。藉此，便形成了本实用新型的基于动态内存的高速硬盘。以下为本实用新型的基于动态内存的高速硬盘的工作原理:
[0016]当其工作时，所述SATA接口芯片I将硬盘的SATA接口数据读写请求传递给所述硬盘控制芯片2，硬盘控制芯片2解析该读写操作并将其转换为动态内存的读写操作，从而驱动动态内存控制芯片3，其后动态内存控制芯片3通过控制动态内存阵列4中的一个或多个动态内存芯片41完成操作。计算机在进行硬盘写操作时，数据的流向如下:SATA接口芯片I将串行数据转换为并行数据并传给硬盘控制芯片2，硬盘控制芯片2对数据增加效验码并发送给动态内存控制芯片3，动态内存控制芯片3驱动指定动态内存芯片41完成数据写入动作。
[0017]当计算机正常运行时，本实用新型的基于动态内存的高速硬盘由外部电源，即计算机的电源供电，同时外部电源对所述备用电源电路5充电。此时，本实用新型的基于动态内存的高速硬盘内所有芯片处于正常工作状态。
[0018]当计算机关闭/意外断电时，本实用新型的基于动态内存的高速硬盘处于低功耗数据保持状态；此时由所述备用电源电路5供电，所述SATA接口芯片I处于关闭状态，所述硬盘控制芯片2首先控制动态内存控制芯片3进入低功耗状态后进入低功耗状态。动态内存控制芯片3适当调低动态内存电压，降低动态内存时钟和数据刷新频率，使得动态内存阵列4处于最低功耗状态。
[0019]尽管通过以上实施例对本实用新型进行了揭示，但是本实用新型的范围并不局限于此，在不偏离本实用新型构思的条件下，以上各构件可用所属技术领域人员了解的相似或等同元件来替换。
【主权项】
1.一种基于动态内存的高速硬盘，其特征在于，该高速硬盘包括可对SATA串行接口进行解析和数据通讯的SATA接口芯片(I)、控制硬盘工作状态的硬盘控制芯片(2)、动态内存控制芯片(3)、动态内存阵列(4)及备用电源电路(5)组成，所述SATA接口芯片(I)与所述硬盘控制芯片(2)连接，所述硬盘控制芯片(2)分别与所述动态内存控制芯片(3)及所述备用电源电路(5)连接，所述动态内存控制芯片(3)与所述动态内存阵列⑷连接。
2.如权利要求1所述的基于动态内存的高速硬盘，其特征在于，所述动态内存阵列(4)包括多块相同规格的动态内存芯片(41)。
【专利摘要】本实用新型涉及一种基于动态内存的高速硬盘，该高速硬盘包括可对SATA串行接口进行解析和数据通讯的SATA接口芯片、控制硬盘工作状态的硬盘控制芯片、动态内存控制芯片、动态内存阵列及备用电源电路组成，所述SATA接口芯片与所述硬盘控制芯片连接，所述硬盘控制芯片则分别与所述动态内存控制芯片及备用电源电路连接，所述动态内存控制芯片则与所述动态内存阵列连接。由于动态内存的访问速度快，因此本实用新型的基于动态内存的高速硬盘理论便可达到SATA接口的峰值速度，从而大幅提高硬盘的访问速度。本实用新型的基于动态内存实现的高速硬盘可实现超高速的读写速度，是普通机械硬盘的100倍，固态硬盘20倍。
【IPC分类】G06F13-16, G06F3-06
【公开号】CN204576478
【申请号】CN201520189513
【发明人】邹汪平
【申请人】池州职业技术学院
【公开日】2015年8月19日
【申请日】2015年3月31日