多数据接口兼容的芯片架构的制作方法
【技术领域】
[0001]本实用新型涉及半导体存储器设计领域，具体涉及多数据接口合并芯片架构。
【背景技术】
[0002]计算机以及各种电子设备广泛的应用于现代生活的各个方面，对内存产品(DRAM存储器)需求越来越大。通常针对不同的数量要求的数据接口需要分别提供不同的芯片，设计成本，而且使用便利。
【发明内容】
[0003]为了解决现有的针对不同的数量要求的数据接口需要分别提供不同的芯片设计的技术问题，本实用新型提供一种多数据接口兼容的芯片架构。
[0004]本实用新型的技术解决方案:
[0005]多数据接口兼容的芯片架构，其特殊之处在于:包括第一存储单元、第二存储单元、多个数据接口 DQ、控制模块、第一存储读写数据总线、第二存储读写数据总线、左接口读写数据总线、右接口读写数据总线、第一开关TBFF以及第二开关TBFF ;
[0006]所述第一存储单元包括至少一个第一存储基础单元，所述第二存储单元包括至少一个第二存储基础单元，
[0007]所述多个数据接口 DQ为偶数个，位于第一存储单元和第二存储单元之间，所述多个数据接口 DQ被控制模块平均分配左数据接口组和右数据接口组，
[0008]所述控制模块通过左接口读写数据总线与左数据接口组中的数据接口 DQ连接，所述控制模块通过右接口读写数据总线与右数据接口组中的数据接口 DQ连接，
[0009]所述第一开关TBFF设置在第一存储读写数据总线上，所述第二开关TBFF设置在第二存储读写数据总线上，
[0010]在第一开关TBFF和第二开关TBFF均打开时，控制模块控制左数据接口组或右数据接口组中的数据接口无效；在第一开关TBFF和第二开关TBFF均关闭时，控制模块控制左数据接口组和右数据接口组中的所有数据接口有效。
[0011]上述多个数据接口 DQ为16个或32个。
[0012]上述第一存储单元包括8个第一存储基础单元，所述第二存储单元包括8个第二存储基础单元。
[0013]本实用新型所具有的优点:
[0014]本实用新型能够实现一个架构实现多个不同数据接口功能，减少设计成本。
【附图说明】
[0015]图1为本实用新型多数据接口兼容的芯片架构的示意图；
[0016]图2为芯片工作16个数据接口模式下的示意图；
[0017]图3为芯片工作在32个数据接口模式下的示意图。
[0018]其中附图标记为:1-第一存储读写数据总线，2-左接口读写数据总线，3-第二存储读写数据总线，4-右接口读写数据总线。
【具体实施方式】
[0019]如图1所示，多数据接口兼容的芯片架构，包括第一存储单元、第二存储单元、多个数据接口 DQ、控制模块、第一存储读写数据总线、第二存储读写数据总线、左接口读写数据总线、右接口读写数据总线、第一开关TBFF以及第二开关TBFF ;第一存储单元包括至少一个第一存储基础单元，第二存储单元包括至少一个第二存储基础单元，多个数据接口 DQ为偶数个，位于第一存储单元和第二存储单元之间，多个数据接口 DQ被控制模块平均分配左数据接口组和右数据接口组，控制模块通过左接口读写数据总线与左数据接口组中的数据接口 DQ连接，控制模块通过右接口读写数据总线与右数据接口组中的数据接口 DQ连接，第一开关TBFF设置在第一存储读写数据总线上，将第一存储读写数据总线分成左右两部分；第二开关TBFF设置在第二存储读写数据总线上，将第二存储读写数据总线分成左右两部分；在第一开关TBFF和第二开关TBFF均打开时，控制模块控制左数据接口组或右数据接口组中的数据接口无效；在第一开关TBFF和第二开关TBFF均关闭时，控制模块控制左数据接口组和右数据接口组中的所有数据接口有效。
[0020]实施例1:如图2所示，芯片工作在16个数据接口模式下:
[0021]1、第一开关、第二开关TBFF使能(即打开)第一存储读写数据总线的左右两侧连接在一起，第二存储读写数据总线的左右两侧连接在一起；
[0022]2、控制模块控制右数据接口组中的16个数据接口 DQ无效；
[0023]3、通过第一存储读写数据总线和第二存储读写数据总线每次读写操作上下两个存储基础单元array同时工作，各自对应8个DQ。
[0024]实施例2:
[0025]如图3所示，当芯片工作在32个数据接口模式下:
[0026]1、第一开关、第二开关TBFF关闭，第一存储读写数据总线的左右两侧以及第二存储读写数据总线的左右两侧断开；
[0027]2、控制模块控制左数据接口和右数据接口组中的32个数据接口 DQ同时工作；
[0028]3、通过第一存储读写数据总线和第二存储读写数据总线一次读写操作上下左右各一个存储基础单元array工作，各自对应8个DQ。
【主权项】
1.多数据接口兼容的芯片架构，其特征在于:包括第一存储单元、第二存储单元、多个数据接口 DQ、控制模块、第一存储读写数据总线、第二存储读写数据总线、左接口读写数据总线、右接口读写数据总线、第一开关TBFF以及第二开关TBFF ; 所述第一存储单元包括至少一个第一存储基础单元，所述第二存储单元包括至少一个第二存储基础单元， 所述多个数据接口 DQ为偶数个，位于第一存储单元和第二存储单元之间，所述多个数据接口 DQ被控制模块平均分配左数据接口组和右数据接口组， 所述控制模块通过左接口读写数据总线与左数据接口组中的数据接口 DQ连接，所述控制模块通过右接口读写数据总线与右数据接口组中的数据接口 DQ连接， 所述第一开关TBFF设置在第一存储读写数据总线上，所述第二开关TBFF设置在第二存储读写数据总线上， 在第一开关TBFF和第二开关TBFF均打开时，控制模块控制左数据接口组或右数据接口组中的数据接口无效；在第一开关TBFF和第二开关TBFF均关闭时，控制模块控制左数据接口组和右数据接口组中的所有数据接口有效。2.根据权利要求1所述的多数据接口兼容的芯片架构，其特征在于:所述多个数据接口 DQ为16个或32个。3.根据权利要求1或2所述的多数据接口兼容的芯片架构，其特征在于:所述第一存储单元包括8个第一存储基础单元，所述第二存储单元包括8个第二存储基础单元。
【专利摘要】本实用新型涉及多数据接口兼容的芯片架构，包括第一存储单元、第二存储单元、多个数据接口DQ、控制模块、第一存储读写数据总线、第二存储读写数据总线、左接口读写数据总线、右接口读写数据总线、第一开关TBFF以及第二开关TBFF；控制模块通过左接口读写数据总线与左数据接口组中的数据接口DQ连接，所述控制模块通过右接口读写数据总线与右数据接口组中的数据接口DQ连接，第一开关TBFF设置在第一存储读写数据总线上，第二开关TBFF设置在第二存储读写数据总线上。解决了现有的针对不同的数量要求的数据接口需要分别提供不同的芯片设计的技术问题，本实用新型能够实现一个架构实现多个不同数据接口功能，减少设计成本。
【IPC分类】G06F13/16
【公开号】CN204731773
【申请号】CN201520069916
【发明人】亚历山大
【申请人】西安华芯半导体有限公司
【公开日】2015年10月28日
【申请日】2015年1月30日