专利名称：税控器的制作方法
技术领域：
本实用新型涉及一种计算技术，具体涉及一种利用高科技手段加强国家税收征管的税控器。
背景技术：
随着我国市场经济的快速发展和科学技术水平的不断提高，利用电子化手段加强国家税收征管工作，为科技兴税提出了新的课题。强化征收管理工作，是国家财政来源的重要保障。
为了有效推广税控收款机和税控器这一新产品，国家税务总局，信息产业部，国家经贸委等五部委组织成立了一个税控收款机标准工作组，并于2003年8月出台了税控收款机国家标准，包括《税控收款机第一部分机器规范》，《税控收款机 第二部分税控 IC卡专用规范》，《税控收款机 第三部分 税控器规范》。从此税控收款机的生产有了标准可依。
目前国内的收款机，可分为二大类，一类是电子收款机，不具备税控功能，第二类是在原有商业收款机基础上增加税控功能的税控收款机。但这些国内同类产品操作界面不够完善，存储数据速度慢而不安全，通讯接口不通用匹配，技术上有待进一步改进和提高。
实用新型内容本实用新型所要解决的技术问题是解决现有收款机一类是电子收款机不具备税控功能，另一类虽然增加了税控功能，但操作界面不够完善、存储数据速度慢而不安全、通讯接口不通用匹配、技术上有待进一步改进和提高的问题；而提供一种能有效安全进行数据存储和传送、用户开票数据能有效进行加密和解密、保证掉电后税务数据不掉、符合大部分用户操作习惯、满足税收征管稽查要求的税控器。
本实用新型采用的技术方案是采用8位MCS--51中央处理器，通过数据总线连接和控制程序存储器EEPROM、发票存储器FLASH、IC卡电路、RS-232通信接口、实时时钟电路、LED显示屏、蜂鸣器，税控器与计算机采取串口连接，发票存储器FLASH存储税务数据和用户信息，IC卡电路连接有IC卡插槽和SAM卡插槽，IC卡进行用户报税数据存储，中央处理器通过数据总线、IC卡电路对用户卡IC卡、税控卡SAM卡进行读写，RS-232通信接口通过串口线连接PC机电脑，中央处理器通过数据总线、RS-232通信接口，经电平转换后与PC机串口相连，执行税控程序命令、在线程序下载、税控数据的传递与打印，实时时钟电路提供整机时钟，电源电路提供整机工作电源，LED显示屏明确显示机器当前运行状态，外围报警蜂鸣器对非法操作予以警告。
本实用新型的工作过程是上电后，系统首先会对各个硬件进行自检，包括主CPU，存储器，LED屏，税控卡、EEPROM。当各个硬件检测运行正常后，系统将进入正常的税控功能程序，并等待PC机下发命令，在此期间系统也会循环检测税控卡插槽中的税控卡，如果税控卡检测有误，将会在PC机显示屏上显示检测税控卡有误，并中止一切和税务相关的操作。当CPU收到有关税控操作命令时，将执行相关的税控程序，并且通过数据总线同步传送RS232口，在PC机的显示屏上显示，LED也同时闪烁。CPU将数据以二进制的数据形式通过数据总线发送给FLASH存储下来，并将这些二进制码数据发送给IC卡电路。IC卡电路获得数据将这些二进制的数据写入到SAM卡插槽中的税控卡，同时存储命令执行成功后，税控卡将返回给协处理器一个命令执行成功的代码。当IC卡电路收到税控卡返回的成功执行命令的代码后，通过数据总线将返回给CPU一个命令响应成功的代码，CPU的收到此代码后将会发送给RS232口，在PC机的显示屏上显示相关数据；PC机响应税控打印机，打印一张票据，如果出错，处理器将通过数据总线给蜂鸣器发送蜂鸣信号。
在程序升级下载时候，使用到RS232端口和PC机进行通信。PC机将数据经过RS232口，使用数据总线发送给处理器，处理器再通过数据总线将数据发送给存储程序所用的FLASH。数据发送完以后，经过代码和校对后通过数据总线发送一个成功接收信号给处理器，处理器接收到信号后，将再通过数据总线发送一个PC机所能识别的成功信号，告知PC机，下载成功，如果出错，处理器将通过数据总线给蜂鸣器发送蜂鸣信号，并通过数据总线发送一个PC机所能识别的失败信号，告知PC机，下载失败。
由于用户在开出每张票据，都存储在FLASH中，在进行用户税务申报的时候，在IC卡插槽中插入用户卡，并通过PC机发送命令给处理器，处理器通过数据总线和用户卡通信，并校对是否为合法用户卡，如校队成功，用户卡返回一成功信号，主处理器通过数据总线，从FLASH中调出数据，通过串口写入用户卡。用户拿着用户卡去税务部门进行税务申报。税务部门在对用户报税完以后，在用户卡中写入一标志位，用户将写有标志位的用户卡插入IC卡插槽，通过键盘命令，将此标志位写回EEPROM中，以达到税务部门对用户的税务控制。同时，税务人员可以用专用的稽查卡插入IC卡插槽，通过键盘命令，主处理器通过串口和稽查卡通信并校对其合法性，如成功，稽查卡返回一成功信号，主处理器通过数据总线，从FLASH中调出相应数据，并写入稽查卡，以达到税务部门对用户的税务稽查，如果出错，处理器将通过数据总线给蜂鸣器发送蜂鸣信号。
当系统需要时间时，处理器将通过数据总线到实时时钟读取时间。
本实用新型的有益效果是结构简单，设计合理，开发周期短，使用维护方便，开票操作界面更加人性化，数据存储速度快而稳妥，通信接口使用的是现在最为常用的RS232接口并预留Internet接口，为将来网络稽查打下了基础。本实用新型能有效安全存储和传送数据，对用户开票数据进行有效加密和解密，具有掉电保护以保证掉电后税务数据不掉，符合大部分用户的操作习惯，满足税局对于征税、稽查等税务征管的要求。
本实用新型采用高科技手段加强税收征管，有效避免了税收征管过程中，部分纳税人偷税漏税现象；同时对税局来说，提高了税收征管的工作效率，提高了税收征管的现代化水平；对实现公平税负，营造一个良好的经营环境，树立经营者良好的商业信誉起了积极的推动作用；为提高国家税收财政收入，使用税控器以达到以票控税的目的，有效的增加了国家税收。同时，使用税控器也提高了纳税经营户的现代化管理水平。
图1为本实用新型结构原理框图图2为本实用新型实施电路综合总图图3为本实用新型IC卡电路实施电路图图4为本实用新型FLASH单元实施电路图具体实施方式
参见图1，本实用新型采用的8位的MCS-51中央处理器，外围发票存储器采用FLASH储器。程序存储器采用EEPROM存储器，与计算机采取串口连结。采取IC卡进行报税数据的存储。实时时钟提供整个机器的时钟。中央处理器负责外围存储设备的访问与控制、IC卡数据的读取以及与计算机通信数据的传送。
FLASH主要负责存储税务数据和用户信息。本实用新型中采取大容量存储器，能够保证存取多年的税控数据。
主处理器通过RS232的通信接口，经电平转换后可和PC机的串口相连，可使用PC机的串口进行在线程序下载，以及税控数据的传递与打印。
本实用新型提供LED显示以及外围报警电路，能够明确的显示机器当前的运行状态。当开票人员执行非法操作给予警告。
主控MCU电路参见图2综合实施电路总图主控管理单元CPU采用MCS51系列，SM5964为新茂公司生产的51系列CPU。片内64K FLASH、1k BYTE RAM、三个16位定时器/计数器、四个八位I/O口、具备在线下载等功能。SM5964是整个电路的心脏部分，控制对IC卡的操作以及发票数据的处理和控制与PC机的通讯。
与通信模块之间通过串行口通信。为了保证时钟的可靠性，在主控板上加入一块实时时钟芯片，同时加入一块EEPROM芯片(X5043)用于保存系统的重要参数。X5043将四种功能合于一体上电复位控制、看门狗定时器。降压管理以及具有块保护功能的串行EEPROM。
X5043由一个四线构成的SPI(Serial Peripheral Interface--串行外设接口)总线方式进行操作。
由于MCS51系列单片机不带SPI串行总线接口，因此使用软件来模拟SPI的操作，模拟SPI总线的串行时钟、数据输入和数据输出。由于器件在上升沿输入(接收)数据和在下降沿输出(发送)数据，将其串行时钟输出口P1.1的初始状态设置为1，而在允许接口后再置P1.1为0。这样，MCU在输出1位SCK时钟的同时，将使接口芯片串行左移，从而输出1位数据至SM5964的P1.1口(模拟MCU的MISO线)，此后再置P1.1为1，使MCS51系列单片机从P1.0(模拟MCU的MOSI线)输出1位数据(先为高位)至串行接口芯片。至此，模拟1位数据输入输出便宣告完成。此后再置P1.1为0，模拟下1位数据的输入输出，依此循环8次，即可完成1次通过SPI总线传输8位数据的操作。输入端模拟原理上基本类似。
电源参见图2综合实施电路总图本实用新型采用24V直流电源输入，利用MC34063 DC-DC转换，输出为稳定的DC 5V。MC34063在输入为3.0V到40V之间，通过改变参考电阻的比值，输出不同的电压，本实用新型利用该特性稳定的输出5V的电压。最大输出电流为1.5A。其内部转换频率可以高达100KHz，因此能稳定输出电流。为了保证税控数据在突然的掉电情况能保存好运行过程中的税控数据，因此在电源部分MC34063的输入端加两个电容(1000u/35V)利用MC34063的输入范围3.0V～40V之间都能稳定的输出5V电压这一特性，来对整个工作电路进行供电。保证数据在掉电以后数据保存所需用电。
RS232接口参见图2综合实施电路总图本实用新型利用SM5964的P3口即可以作普通I/O口，也可以复用来进行串口通讯，P3.0为串口通讯的输入口RXD，P3.1为串口通讯的输出口TXD。税控器通过串行接口与宿主进行通讯，串行接口通讯速率值为9600b/s，8个数据位，一个起始位，1个停止位，无校验位。采用RS232串口通讯，RS232规定了自己的电气标准，而此标准不能满足TTL电平传送的要求，因此当RS-232C电平与TTL电平接口时，必须进行电平转换。采用ICL232来进行电平转换。该芯片在单5V供电条件下，能把0/5V的TTL电平转换为RS23电平。ICL232主要由一个电压泵升电路、一个双重发送电路和一个双重接受电路组成。电压泵升电路由两个电荷泵组成，用来实现升压和电压极性转换。由于内部由一振荡器，工作频率为25KHz，内部有八个模拟开关，应此讯要外部连接4个电容。在时钟的控制下，模拟开关按照一定的规律开与关，以控制电容的冲放电，从而实现升压和极性转换。
实时时钟参见图2综合实施电路总图本实用新型利用PCF8563来给整个系统提供实时时钟，PCF8563为PHILP公司生产的I2C实时时钟芯片，它提供一个可编程时钟输出，一个中断输出和掉电监测器，所以地址和数据通过I2C总线串口传递。最大总线速度为400Kbit/s。PCF8563的SCL为时钟输入端，数据随时钟信号同步输入器件或从器件输出；SDA为双向引脚，用于串行数据的输入输出；INT是中断信号输出端，可通过设置报警寄存器按指定时间在该脚产生报警信号，低电平有效；SDA、SCL、INT均为漏极开路，必须上拉电阻；X1、X2分别为反相放大器的输入、输出端；在X1端接入32.768kHz的石英晶振，配置成片内振荡器。
系统内包含一块电池，作为时钟芯片的备用电源，保证时钟在系统掉电5年内有效。为了保证系统在电池有限能量的供应下能尽量长时间工作，在系统内还加入了低功耗控制部分，尽量降低终端的功耗，延长电池的供电时间。
PCF8563启动定时器，定时器产生频率，CPU通过I2C总线读取时钟。
IC卡电路参见图3IC卡单元电路图本实用新型采用两个税控IC卡接口，一个为SIM卡用来记录纳税个人的相关信息。一个为用户CPU卡，用来记录用户相关销售情况。采用5V供电IC卡，IC卡中的每个应用都包括一系列的信息项，在终端成功完成应用选择后可以对这些信息进行访问。将税控卡、用户卡插入税控器中，税控收款机从税控卡基本信息文件中读取税控器编号，与税控收款器内存储的编号比较，如一致则继续进行，否则退出初始化过程。
利用74HC74的D触发器的特性将IC卡的时钟信号为CPU时钟晶振的四分频，74HC125在本设计中用来控制数据的流向。本设计中LL4148为二极管，起到保护作用。
发票存储器参见图4FLASH单元电路图本实用新型对机器运行过程中的开票数据保存在发票存储器里，利用AM29F160D来存储数据。AM29F160D为AMD公司生产的FLASH存储器。容量为16M，供电电压为5V。该芯片有21根地址线[DAT0..DAT20]，可以寻址2M位的空间。而SM5964的P0和P2总共16根地址总线来对外围存储芯片进行寻址。最大寻址空间位64K(0000H～FFFFH)。并且SM5964的P0口为复用的地址/数据总线，因此在进行程序存储去扩展之前必须利用地址缩存器74HC373将地址信号从数据/地址总线中分离开来。利用74HC374来扩展8位数据线。从而有效的对2M位地址进行寻址。KM62256A为SDRAM，用来存储运行过程当中的数据。
主要集成电路型号SM5964C25J-PLCC；74HC374-SOP；74HC273-SOP；74HC14-SOP；X5163-SOP；ICL232-SOP；MC34063A-D-SOP；Am29F160DB-120EC-TSOP；74HC139-SOP；74HC138-SOP；74HC74-SOP；62C256-SOP；LM393-SOP；CD4066-SOP；74HC125-SOP；PCF8563T-SOP；
权利要求1.一种税控器，其特征在于采用8位MCS-51中央处理器，通过数据总线连接和控制程序存储器EEPROM、发票存储器FLASH、IC卡电路、RS-232通信接口、实时时钟电路、LED显示屏、蜂鸣器，程序存储器EEPROM与计算机采取串口连接，发票存储器FLASH存储税务数据和用户信息，IC卡电路连接有IC卡插槽和SAM卡插槽，IC卡进行用户报税数据存储，中央处理器通过数据总线、IC卡电路对用户卡IC卡、税控卡SAM卡进行读写，RS-232通信接口通过串口线连接PC机电脑，中央处理器通过数据总线、RS-232通信接口，经电平转换后与PC机串口相连，执行税控程序命令、在线程序下载、税控数据的传递与打印，实时时钟电路提供整机时钟，电源电路提供整机工作电源，LED显示屏明确显示机器当前运行状态，外围报警蜂鸣器对非法操作予以警告。
专利摘要一种税控器，采用8位MCS－51中央处理器，通过数据总线连接外围发票存储器FLASH、程序存储器EEPROM、IC卡电路、RS－232通信接口及PC机电脑、实时时钟电路、LED显示屏、蜂鸣器，本实用新型能有效安全进行数据存储和传送，对用户开票数据进行有效加密和解密，保证掉电后税务数据不掉，符合用户操作习惯，满足税收征管稽查要求，技术性能优良。
文档编号G07G1/12GK2751361SQ20042006840
公开日2006年1月11日 申请日期2004年8月12日 优先权日2004年8月12日
发明者任震晖, 赵炎, 欧阳启学, 肖波, 肖燕 申请人:湖南威远信息技术有限公司