一种pos终端操作系统硬件平台的制作方法
【专利摘要】本实用新型公开了一种POS终端操作系统硬件平台，用于解决现有技术中POS终端操作系统硬件平台电路复杂数据线多且运行速度慢的技术问题，所述硬件平台包括：用于存储POS终端系统程序的存储器(10)，包括：通信接口(101，102)；用于对该系统程序进行安全校验的第一CPU(20)，包括：数据接口(201)；用于在安全校验通过后读取并运行该系统程序的第二CPU(30)，包括：数据接口(301)；用于在通信接口(101)与数据接口(201)之间建立第一通信信道，和/或在通信接口(102)与数据接口(301)之间建立第二通信信道的开关控制器(40)。
【专利说明】一种POS终端操作系统硬件平台
【技术领域】
[0001]本实用新型涉及POS终端【技术领域】，尤其涉及一种POS终端操作系统硬件平台。
【背景技术】
[0002]销售时点信息系统(POS，Point Of Sales)，即POS系统，是指通过自动读取设备(如收银机)在销售商品时直接读取商品销售信息(如商品名、单价、销售数量、销售时间、销售店铺、购买顾客等)，并通过通讯网络和计算机系统传送至有关部门进行分析加工以提高经营效率的系统。pos终端是一种多功能终端，通过读卡器读取银行卡上的持卡人磁条信息，由POS终端操作人员输入交易金额，持卡人输入个人识别信息(即密码)，P0S终端把这些信息通过银联中心，上送发卡银行系统，完成联机交易，给出成功与否的信息，并打印相应的票据。
[0003]POS终端系统包括能够实现各种应用功能的操作系统和能够承载该操作系统的硬件平台，早期POS终端功能单一(即POS终端操作系统较简洁)，POS终端硬件平台采用性能较低的CPU;随着信息技术的快速发展，应运而生能够为用户提供良好交互体验的android、win-mobile等智能操作系统,将这些智能操作系统应用于POS终端中，需要在POS终端中设置一套性能强大的硬件平台来承载智能操作系统。又由于POS终端通常用于金融支付领域，POS终端操作系统的安全性至关重要。在POS终端操作系统硬件平台上运行android、win-mobile等智能操作系统的过程中，为了实现POS终端系统的高性能和高安全性，目前POS终端操作系统硬件平台中采用高性能CPU(配置有用于存储系统运行程序的非异失闪存存储器NANDFLASH)和安全CPU配合工作；具体的，根据金融支付系统的安全要求，NANDFLASH中的运行程序必须接受安全CPU的校验认证，即安全CPU需要与NANDFLASH建立通信连接。但是，通常安全CPU不带NANDFLASH接口。针对此问题现有技术中的解决方案是:在安全CPU与NANDFLASH间设置转换电路，将安全CPU输出的串行数据转换为并行数据并送入NANDFLASH中，或将NANDFLASH输出的并行数据转换为串行数据并送入安全CPU中，以实现二者之间的通信。
[0004]然而，该转换电路复杂数据线多，增加了电路设计成本；进一步，安全CPU通过转换电路读取NANDFLASH中数据的速度很慢，导致运行程序校验时间过长，会严重影响POS终端开机的速度。也就是说，现有技术中存在POS终端操作系统硬件平台电路复杂数据线多且运行速度慢的技术问题。
实用新型内容
[0005]本申请实施例通过提供一种POS终端操作系统硬件平台，解决了现有技术中POS终端操作系统硬件平台电路复杂数据线多且运行速度慢的技术问题，实现了简化POS终端操作系统硬件平台电路、提高运行速度的技术效果。
[0006]本申请实施例提供了一种POS终端操作系统硬件平台，包括:
[0007]用于存储使POS终端工作运行的系统程序的存储器，所述存储器包括:第一通信接口和第二通信接口；
[0008]用于对所述系统程序进行安全校验的第一 CPU，所述第一 CPU包括:第一数据接Π ；
[0009]用于在所述安全校验通过后读取并运行所述系统程序的第二 CPU，所述第二 CPU包括:第二数据接口；
[0010]用于在所述第一通信接口与所述第一数据接口之间建立第一通信信道，和/或在所述第二通信接口与所述第二数据接口之间建立第二通信信道的开关控制器；其中，所述第一 CPU基于所述第一通信信道对所述系统程序进行安全校验，所述第二 CPU在所述安全校验通过后基于所述第二通信信道读取并运行所述系统程序。
[0011]可选的，所述开关控制器包括:第一控制接口、第二控制接口和数据输出接口 ；
[0012]其中，所述第一数据接口与所述第一控制接口连接；所述第二数据接口与所述第二控制接口连接；所述数据输出接口与所述第一通信接口和/或所述第二通信接口连接；所述数据输出接口能够对所述第一控制接口和/或所述第二控制接口的输入数据进行输出。
[0013]可选的，所述第一 CPU还包括第三数据接口 ；所述开关控制器还包括第三控制接Π ；
[0014]其中，所述第三数据接口与所述第三控制接口连接，建立第三通信信道；当所述第一通信接口与所述第二通信接口为同一接口时，所述第一 CPU基于所述第三通信信道与所述开关控制器进行通信，控制所述数据输出接口输出所述第一控制接口或所述第二控制接口的输入数据。
[0015]可选的，所述第二 CPU还包括第四数据接口 ；其中，所述第四数据接口与所述第二通信接口连接，建立第四通信信道；所述第二 CPU在所述安全校验通过后基于所述第二通信信道和所述第四通信信道与所述存储器进行通信，读取并运行所述系统程序。
[0016]可选的，所述第一 CPU还包括第五数据接口 ；所述第二 CPU还包括第六数据接口 ；其中，所述第五数据接口与所述第六数据接口连接，建立第五通信信道；当所述第一 CPU对所述系统程序进行所述安全校验时，所述第一 CPU基于所述第五通信信道控制所述第二CPU处于关闭状态；当所述安全校验通过时，所述第一 CPU基于所述第五通信信道控制所述第二 CPU处于启动状态。
[0017]本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点:
[0018]由于在本申请实施例中，通过在POS终端操作系统硬件平台中采用包括第一数据接口的第一 CPU (如安全CPU)、包括第二数据接口的第二 CPU (如高性能CPU)和包括第一通信接口和第二通信接口的存储器(如NANDFLASH);该存储器中存储有用于使POS终端工作运行的系统程序；并且所述第一 CPU可基于开关控制器在第一数据接口和第一通信接口之间建立的第一通信信道与所述存储器进行通信，对所述系统程序进行安全校验，以使第二 CPU能够在所述安全校验通过后基于开关控制器在第二数据接口和第二通信接口建立的第二通信信道读取并运行所述系统程序；也就是说，通过选用具有对接接口的安全CPU和NANDFLASH，使安全CPU与NANDFLASH能够基于对接接口通信，并且二者之间的通信数据形式一致(同为串行或并行)，从而简化了二者之间的通信电路，使得安全CPU读取NANDFLASH中数据的速度提高，缩减运行程序校验时间，减少POS终端开机的速度，解决了现有技术中POS终端操作系统硬件平台电路复杂数据线多且运行速度慢的技术问题，实现了简化POS终端操作系统硬件平台电路、提高运行速度的技术效果。
【专利附图】
【附图说明】
[0019]为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
[0020]图1为本申请实施例提供的一种POS终端操作系统硬件平台结构框图；
[0021]图2为本申请实施例提供的第二种POS终端操作系统硬件平台结构框图；
[0022]图3为本申请实施例提供的第三种POS终端操作系统硬件平台结构框图；
[0023]图4为本申请实施例提供的第四种POS终端操作系统硬件平台结构框图。
【具体实施方式】
[0024]本申请实施例通过提供一种POS终端操作系统硬件平台，解决了现有技术中POS终端操作系统硬件平台电路复杂数据线多且运行速度慢的技术问题，实现了简化POS终端操作系统硬件平台电路、提高运行速度的技术效果。
[0025]本申请实施例的技术方案为解决上述技术问题，总体思路如下:
[0026]本申请实施例提供了一种POS终端操作系统硬件平台，包括:用于存储使POS终端工作运行的系统程序的存储器，所述存储器包括:第一通信接口和第二通信接口 ；用于对所述系统程序进行安全校验的第一 CPU，所述第一 CPU包括:第一数据接口 ；用于在所述安全校验通过后读取并运行所述系统程序的第二 CPU，所述第二 CPU包括:第二数据接口 ；用于在所述第一通信接口与所述第一数据接口之间建立第一通信信道，和/或在所述第二通信接口与所述第二数据接口之间建立第二通信信道的开关控制器；其中，所述第一 CPU基于所述第一通信信道对所述系统程序进行安全校验，所述第二 CPU在所述安全校验通过后基于所述第二通信信道读取并运行所述系统程序。
[0027]可见，在本申请实施例中，通过在POS终端操作系统硬件平台中采用包括第一数据接口的第一 CPU (如安全CPU)、包括第二数据接口的第二 CPU (如高性能CPU)和包括第一通信接口和第二通信接口的存储器(如NANDFLASH);该存储器中存储有用于使POS终端工作运行的系统程序；并且所述第一 CPU可基于开关控制器在第一数据接口和第一通信接口之间建立的第一通信信道与所述存储器进行通信，对所述系统程序进行安全校验，以使第二 CPU能够在所述安全校验通过后基于开关控制器在第二数据接口和第二通信接口建立的第二通信信道读取并运行所述系统程序；也就是说，通过选用具有对接接口的安全CPU和NANDFLASH，使安全CPU与NANDFLASH能够基于对接接口通信，并且二者之间的通信数据形式一致(同为串行或并行)，从而简化了二者之间的通信电路，使得安全CPU读取NANDFLASH中数据的速度提高，缩减运行程序校验时间，减少POS终端开机的速度，解决了现有技术中POS终端操作系统硬件平台电路复杂数据线多且运行速度慢的技术问题，实现了简化POS终端操作系统硬件平台电路、提高运行速度的技术效果。
[0028]为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明，应当理解本申请实施例以及实施例中的具体特征是对本申请技术方案的详细的说明，而不是对本申请技术方案的限定，在不冲突的情况下，本申请实施例以及实施例中的技术特征可以相互组合。
[0029]实施例一
[0030]请参考图1，本申请实施例提供了一种POS终端操作系统硬件平台，用于运行POS终端软件操作系统，所述硬件平台包括:
[0031]用于存储使POS终端工作运行的系统程序的存储器10，存储器10包括:第一通信接口 101和第二通信接口 102 ；
[0032]用于对所述系统程序进行安全校验的第一 CPU20，第一 CPU20包括:第一数据接口201 ；
[0033]用于在所述安全校验通过后读取并运行所述系统程序的第二 CPU30，第二 CPU30包括:第二数据接口 301 ；
[0034]用于在第一通信接口 101与第一数据接口 201之间建立第一通信信道，和/或在第二通信接口 102与第二数据接口 301之间建立第二通信信道的开关控制器40 ;其中，第一CPU20基于所述第一通信信道对所述系统程序进行安全校验，第二 CPU30在所述安全校验通过后基于所述第二通信信道读取并运行所述系统程序。
[0035]其中，第一 CPU20为POS终端硬件平台中的安全CPU，具有内置程序存储器，在上电时便能直接工作运行;第二 CPU30为POS终端硬件平台中的高性能CPU，设置外部程序存储器，在上电时需要从外部程序存储器中下载运行程序，才能工作运行；存储器10为第二CPU30的外部程序存储器；第一 CPU20和第二 CPU30均为带有安全数字输入输接口，即SD1(Secure Digital Input and Output)接口 ；存储器 10具体为具有SD1接口的FLASH，即SD1 FLASH;且SD1 FLASH包括一组SD1接口或两组SD1接口 ；SD10 FLASH中存储有用于使POS终端工作运行的系统程序。安全CPU的功能主要包括:(I)在POS终端需要进行终端系统程序验证时，对系统程序进行安全验证；如当POS终端开机时或当POS终端开机24小时后，安全CPU需要对存储器10中的系统程序进行安全校验，以防止其在被恶意篡改后被高性能CPU运行而导致POS终端出现不安全问题；(2)在POS终端插入支付卡(如银行卡)时，读取支付卡的卡号信息，并将所述卡号信息发送于支付卡开户部门(如银行)系统，以对支付卡进行身份验证，当所述身份验证通过时，与高性能CPU进行通信，对支付卡进行支付认证(如对输入的支付密码进行验证等)。高性能CPU的功能主要包括:当安全CPU对终端系统程序验证通过时,在POS终端运行android、win-mobile等智能操作系统，控制POS终端显示屏进行画面显示，并控制POS终端响应触屏操作、按键操作等输入操作以实现人机交互功能。安全CPU和高性能CPU配合工作能够完成POS终端的支付功能。
[0036]在具体实施过程中，第一数据接口 201和第二数据接口 301均为SD1接口。当SD1 FLASH包括一组SD1接口(即所述第一通信接口 101和第二通信接口 102为同一组接口)时，第一数据接口 201和第二数据接口 301均与SD1 FLASH的该组SD1接口连接；当SD1 FLASH包括两组SD1接口(即所述第一通信接口 101和第二通信接口 102不为同一接口 )时，第一数据接口 201和第二数据接口 301—一对应分别与所述两组SD1接口连接。另外，开关控制器40的设置，减少了第一 CPU20和第二 CPU30与存储器10通信过程中的相互干扰。
[0037]下面结合图2，具体说明存储器10、第一 CPU20、第二 CPU30以及开关控制器40四者之间的连接关系:
[0038]首先，开关控制器40包括:第一控制接口 401、第二控制接口 402和数据输出接口403 ;其中，第一数据接口 201与第一控制接口 401连接；第二数据接口 301与第二控制接口402连接；数据输出接口 403与第一通信接口 101和/或第二通信接口 102连接；数据输出接口 403能够对第一控制接口 401和/或第二控制接口 402的输入数据进行输出。
[0039]由于在具体实施过程中，根据实际使用需要，当存储器10包含两组SD1接口(即第一通信接口 101与第二通信接口 102不为同一组接口)时，数据输出接口 403的数据线个数是两组SD1接口数据线个数的和，当存储器10仅包含一组SD1接口(即第一通信接口101与第二通信接口 102为同一组接口)时，数据输出接口 403数据线的个数与一组SD1接口数据线个数相同，从而保证数据输出接口 403能够与FLASH SD1接口匹配连接。
[0040]请继续参考图2，为了通过有效地控制存储器10与第一 CPU20和第二 CPU30通信，以使所述第一通信信道和所述第二通信信道互不干扰，第一 CPU20还包括第三数据接口 202 ;开关控制器40还包括第三控制接口 404 ；
[0041]其中，第三数据接口 202与第三控制接口 404连接，建立第三通信信道；当第一通信接口 101与第二通信接口 102为同一接口时，第一 CPU20基于所述第三通信信道与开关控制器40进行通信，控制数据输出接口 403输出第一控制接口 401或第二控制接口 402的输入数据。
[0042]由于在具体实施过程中，无论第一通信接口 101与第二通信接口 102是否为同一接口，需要通过第一 CPU20控制在同一时刻第一 CPU20和第二 CPU30 二者其一与存储器10通信，实现第一 CPU20和第二 CPU30能够无冲突地通过同一个SD1接口与存储器10通信。尤其当第一通信接口 101与第二通信接口 102为同一 SD1接口时，这一控制操作必不可少。
[0043]实施例二
[0044]在具体实施过程中，请参考图3，为了使第二 CPU30快速地从存储器10中读取系统程序并运行，第二 CPU30还包括第四数据接口 302 ;其中，第四数据接口 302与第二通信接口(102)连接，建立第四通信信道；第二CPU30在所述安全校验通过后基于所述第二通信信道和所述第四通信信道与存储器10进行通信，读取并运行所述系统程序。
[0045]在具体实施过程中，为了保证第二 CPU30从存储器10中读取的系统程序的安全性，第一 CPU20还包括第五数据接口 203 ;第二 CPU30还包括第六数据接口 303 ;其中，第五数据接口 203与第六数据接口 303连接，建立第五通信信道；当第一 CPU20对所述系统程序进行所述安全校验时，第一 CPU20基于所述第五通信信道控制第二 CPU30处于关闭状态；当所述安全校验通过时，第一 CPU20基于所述第五通信信道控制第二 CPU30处于启动状态。
[0046]也就是说，当第一 CPU20对存储器10中的系统程序进行安全校验时，第一 CPU20通过所述第五通信信道发送关闭控制指令给第二 CPU30，以控制第二 CPU30处于不工作状态，使第二 CPU30无法与存储器10进行通信；当第一 CPU20对存储器10中的系统程序进行安全校验通过时，第一 CPU20通过所述第五通信信道发送启动控制指令给第二 CPU30，以控制第二 CPU30处于工作状态，使第二 CPU30能够与存储器10进行通信，读取并运行所述系统程序。
[0047]另外，在具体实施过程中，第一 CPU20与第二 CPU30之间还具有基于USB或串行接口 UART(Universal Asynchronous Receiver/Transmitter)直接连接的用于实现二者直接通信的第六通信信道，在POS终端工作的过程中，当需要对支付卡进行密码验证时，第一CPU20基于所述第六通信信道向第二 CPU30发送数据，以使第一 CPU20输出提示用户进行密码输入的提不窗口等。
[0048]实施例三
[0049]结合具体实际应用，存储器10选用型号为KE4CN2H5A的SD1接口的NANDFLASH ；开关控制器40选用型号为74CBTLV3257BQ的总线开关；第一 CPU20 (即安全CPU)的第一数据接口 201和第二 CPU30(即高性能CPU)的第二数据接口 301均为高速同步串行口SPI (Serial Peripheral interface)总线接口，SPI 总线接口为 SD1 接口中的一种接口类型，是一种高速的、全双工、同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为PCB的布局上节省空间，提供方便。SPI总线是一种标准的四线同步双向串行总线，四根数据线上传输的信号分别为:数据输入信号SDI，数据输出信号SD0，时钟信号SCLK，片选信号CS。
[0050]下面首先结合图4对安全CPU20、高性能CPU30、74CBTLV3257BQ以及KE4CN2H5A四个器件之间的连接关系进行介绍:
[0051]安全CPU20和高性能CPU30均具有SPI总线接口，并且都通过SPI总线接口与74CBTLV3257BQ的两组四线信号输入接口连接；具体的，安全CPU20的SPI总线接口 201与74CBTLV3257BQ的输入接口 (1B1?4B1)连接，高性能CPU30的SPI总线接口 301与74CBTLV3257BQ的输入接口(1B2?4B2)连接。其中，安全CPU20与74CBTLV3257BQ之间的SPI四线具体为:数据输入信号线DAT0_1，数据输出信号线CMD_1，时钟信号线CLK_1，片选信号线RST_1，此四线构成所述第一通信信道；高性能CPU30与74CBTLV3257BQ之间的SPI四线具体为:数据输入信号线DAT0_2，数据输出信号线CMD_2，时钟信号线CLK_2，片选信号线RST_2，此四线构成所述第二通信信道。
[0052]另外，安全CPU20的数据接口 202与74CBTLV3257BQ的输入接口 S相连，形成用于控制74CBTLV3257BQ的控制信号传输线CTL_1 ;安全CPU20的数据接口 203与高性能CPU30的数据接口 303连接，形成用于控制高性能CPU30的控制信号传输线CTL_2 ；74CBTLV3257BQ的四线输出接口(1A?4A)分别对应与KE4CN2H5A的四线通信接口(A3、M5、M6、K5)连接，此四线构成开关控制器输出信道，包括数据输入信号线DATJK数据输出信号线CMD、时钟信号线CLK、片选信号线RST ；KE4CN2H5A的通信接口(A4、A5、B2、B3、B4、B5、B6)对应与高性能CPU30的数据接口(Dl?D7)连接，构成所述第四通信信道，包括数据信号线ΦΑΤ_1?DAT_7)。
[0053]下面结合上述连接关系对POS终端系统的工作原理进行介绍:
[0054]当POS终端开机时或当POS终端开机24小时后，安全CPU20通过控制信号传输线CTL_1向开关控制器74CBTLV3257BQ发送第一控制指令，以使74CBTLV3257BQ的所述开关控制器输出信道传输所述第一通信信道上的数据信号，即在CMD_1、CLK_1、RST_1三个数据线上控制信号的作用下，通过数据输入信号线DAT0_1读取74CBTLV3257BQ中的系统程序，并对所述系统程序进行安全校验，同时通过控制信号传输线CTL_2向高性能CPU30发送关闭控制信号，以控制第二 CPU30处于不工作状态，使第二 CPU30无法与74CBTLV3257BQ进行通信。当所述安全校验通过时，安全CPU20通过控制信号传输线CTL_1向开关控制器74CBTLV3257BQ发送第二控制指令，以使74CBTLV3257BQ的所述开关控制器输出信道传输所述第二通信信道上的数据信号，同时通过控制信号传输线CTL_2向高性能CPU30发送启动控制信号，以控制高性能CPU30处于工作状态，导通所述第四通信信道，即在CMD_2、CLK_2、RST_2三个数据线上控制信号的作用下，通过数据输入信号线DAT0_2(与数据输入信号线DAT_0对应，能够获取信号线DAT_0上传输的数据)以及数据信号线(DAT_1?DAT_7)这八根数据线，并行读取74CBTLV3257BQ中的系统程序，并运行所述系统程序。
[0055]另外，在具体实施过程中，请继续参考图4，安全CPU20与高性能CPU30之间还具有基于 USB 或串行接口 UART (Universal Asynchronous Receiver/Transmitter)直接连接的用于实现二者直接通信的第六通信信道，在POS终端工作的过程中，当需要对支付卡进行密码验证时，安全CPU20基于所述第六通信信道向高性能CPU30发送数据，以使安全CPU20输出提示用户进行密码输入的提示窗口等。
[0056]总而言之，在本申请方案中，POS终端的安全CPU与高性能CPU都可以访问程序存储器FLASH的同一个SD1接口，并且安全CPU对所述SD1接口的FLASH具有优先访问控制权；同时安全CPU对高性能CPU有启动控制权；在POS终端工作过程中，通过安全CPU优先对SD1 FLAS中的系统程序进行安全校验，并在校验通过后，控制启动高性能CPU从SD1FLASH读取所述系统程序，以实现POS终端的正常运作。即基于本申请方案的POS终端具有高安全、高性能、低成本、设计简单、速度快的优点。
[0057]尽管已描述了本实用新型的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本实用新型范围的所有变更和修改。
[0058]显然，本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。这样，倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内，则本实用新型也意图包含这些改动和变型在内。
【权利要求】
1.一种POS终端操作系统硬件平台，其特征在于，所述硬件平台包括: 用于存储使POS终端工作运行的系统程序的存储器(10)，所述存储器(10)包括:第一通信接口(101)和第二通信接口(102)； 用于对所述系统程序进行安全校验的第一 CPU(20)，所述第一 CPU(20)包括:第一数据接口 (201)； 用于在所述安全校验通过后读取并运行所述系统程序的第二 CPU(30)，所述第二CPU (30)包括:第二数据接口 (301)； 用于在所述第一通信接口(101)与所述第一数据接口(201)之间建立第一通信信道，和/或在所述第二通信接口(102)与所述第二数据接口(301)之间建立第二通信信道的开关控制器(40);其中，所述第一 CPU(20)基于所述第一通信信道对所述系统程序进行安全校验，所述第二 CPU (30)在所述安全校验通过后基于所述第二通信信道读取并运行所述系统程序。
2.如权利要求1所述的操作系统硬件平台，其特征在于，所述开关控制器(40)包括:第一控制接口 (401)、第二控制接口 (402)和数据输出接口 (403)； 其中，所述第一数据接口(201)与所述第一控制接口(401)连接；所述第二数据接口(301)与所述第二控制接口(402)连接；所述数据输出接口(403)与所述第一通信接口(101)和/或所述第二通信接口(102)连接；所述数据输出接口(403)能够对所述第一控制接口(401)和/或所述第二控制接口(402)的输入数据进行输出。
3.如权利要求2所述的操作系统硬件平台，其特征在于，所述第一CPU(10)还包括第三数据接口(202);所述开关控制器(40)还包括第三控制接口(404)； 其中，所述第三数据接口(202)与所述第三控制接口(404)连接，建立第三通信信道；当所述第一通信接口(101)与所述第二通信接口(102)为同一接口时，所述第一 CPU(20)基于所述第三通信信道与所述开关控制器(40)进行通信，控制所述数据输出接口(403)输出所述第一控制接口(401)或所述第二控制接口(402)的输入数据。
4.如权利要求1?3任一权项所述的操作系统硬件平台，其特征在于，所述第二CPU (30)还包括第四数据接口(302);其中，所述第四数据接口(302)与所述第二通信接口(102)连接，建立第四通信信道；所述第二CPU(30)在所述安全校验通过后基于所述第二通信信道和所述第四通信信道与所述存储器(10)进行通信，读取并运行所述系统程序。
5.如权利要求4所述的操作系统硬件平台，其特征在于，所述第一CPU(20)还包括第五数据接口(203);所述第二 CPU(30)还包括第六数据接口(303);其中，所述第五数据接口(203)与所述第六数据接口(303)连接，建立第五通信信道；当所述第一 CPU(20)对所述系统程序进行所述安全校验时，所述第一 CPU (20)基于所述第五通信信道控制所述第二CPU (30)处于关闭状态；当所述安全校验通过时，所述第一 CPU (20)基于所述第五通信信道控制所述第二 CPU(30)处于启动状态。
【文档编号】G07G1/00GK204102259SQ201420583902
【公开日】2015年1月14日 申请日期:2014年10月10日 优先权日:2014年10月10日
【发明者】甘勇军, 柳中义 申请人:深圳长城开发科技股份有限公司