专利名称：可变电阻存储器件及其制造方法
技术领域：
本发明的示例性实施例涉及一种可变电阻存储器件及其制造方法，更具体而言，涉及一种利用自对准接触工艺的可变电阻存储器件及其制造方法。
背景技术：
可变电阻存储器件利用根据外部激励来改变电阻值且在两种不同电阻状态之间变换这一特性来储存数据。可变电阻存储器件可以包括阻变随机存取存储器(ReRAM)、相变RAM (PCRAM)、自旋转移力矩 RAM (STT-RAM)等。图1是说明现有的可变电阻存储器件的布局的平面图。图2A至图2D是解释用于制造现有的可变存储器件的方法的截面图。所述截面图是沿着图1的线A-A’和B-B’截取的。参见图2A，在半导体衬底10之上形成沿着A-A’方向延伸的线形隔离层15，由此限定出有源区IOA0随后，将栅极线20形成为经由有源区IOA和隔离层15沿着B_B’方向延伸。在栅极线20之上形成栅极线保护层25。参见图2B，在所得结构之上形成第一绝缘层30。然后，部分地刻蚀第一绝缘层30以形成暴露出有源区IOA的第一接触孔。在第一接触孔中形成第一接触插塞35。第一接触插塞35包括欧姆接触层35A和在欧姆接触层35A之上的金属层35B。参见图2C，在第一绝缘层30和第一接触插塞35之上形成第二绝缘层40。然后，选择性地刻蚀第二绝缘层40以形成第二接触孔，所述第二接触孔暴露出要与以下将描述的源极线55耦接的第一接触插塞35。在第二接触孔中掩埋第二接触插塞45。在第二绝缘层40和第二接触插塞45之上形成第三绝缘层50。选择性地刻蚀第三绝缘层50以在暴露出第二接触插塞45的同时形成沿着与有源区IOA相同的方向延伸的线形沟槽。然后，在沟槽中掩埋源极线55。在源极线55之上形成源极线保护层60。此时，应将源极线55形成预定的高度或更高，以防止线电阻的增加。参见图2D，在所得结构之上形成第四绝缘层65。形成第三接触插塞70以穿通第四绝缘层65与第一接触插塞35的一部分耦接。随后，在第三接触插塞70之上形成可变电阻图案75。在现有的可变电阻存储器件中，与构成可变电阻存储器件中的存储器单元的可变电阻图案75耦接的第三接触插塞70具有高的高宽比。因此，现有的可变电阻存储器件很难制造，且具有高电阻值。另外，由于掩模图案的未对准，接触电阻会快速地增大，或接触区域未被开放。
发明内容
本发明的一个实施例涉及一种可变电阻存储器件及其制造方法，所述可变电阻存储器件减小形成存储器单元的可变电阻图案与成为晶体管的源极或漏极区的有源区之间的电阻。根据本发明的一个实施例，一种可变电阻存储器件包括:半导体衬底，所述半导体衬底具有由沿一个方向延伸的隔离层限定的有源区；栅极线，所述栅极线经由隔离层和有源区沿与隔离层交叉的另一个方向延伸；保护层，所述保护层位于栅极线之上；接触插塞，所述接触插塞位于保护层之间的有源区的部分去除的空间中；以及可变电阻图案，所述可变电阻图案与接触插塞的一部分耦接。根据本发明的另一个实施例，一种用于制造可变电阻存储器件的方法包括以下步骤:提供具有有源区的半导体存储器件，所述有源区由沿着一个方向延伸的隔离层来限定；通过选择性地刻蚀隔离层和有源区，来形成沿着与隔离层交叉的方向延伸的沟槽；在沟槽中形成栅极线和在栅极线之上的保护层；通过部分地刻蚀保护层之间的有源区来形成接触孔；在接触孔中形成接触插塞；以及形成与接触插塞的一部分耦接的可变电阻图案。根据本发明的另一个实施例，一种半导体器件包括:可变电阻图案，所述可变电阻图案被配置成非易失性地储存数据；位线，所述位线被配置成将数据传递到可变电阻图案或从可变电阻图案传递数据；字线，所述字线被配置成控制位线与可变电阻图案之间的数据传递，所述字线包括位于半导体衬底的顶表面之下的水平处的掩埋的栅极线；以及源极线，所述源极线被配置成将操作电压供应给可变电阻图案，其中，字线与可变电阻图案之间的物理距离里比字线与位线之间的物理距离短。
图1是说明现有的可变电阻存储器件的布局的平面图。图2A至图2D是解释用于制造现有的可变电阻存储器件的方法的截面图。图3是说明根据本发明的一个实施例的可变电阻存储器件的布局的平面图。图4A至41是解释根据本发明的一个实施例的可变电阻存储器件及其制造方法的截面图。图5是解释根据本发明的一个实施例的可变电阻存储器件及其制造方法的截面图。图6是利用根据本发明的一个实施例的可变电阻存储器件的信息处理系统的框图。
具体实施例方式下面将参照附图更详细地描述本发明的示例性实施例。但是，本发明可以用不同的方式实施，而不应解释为限定为本发明所提供的实施例。确切地说，提供这些实施例是为了使本公开清楚且完整，并向本领域技术人员充分传达本发明的范围。在本公开中，相同的附图标记在本发明的不同附图与实施例中表示相同的部分。图3是说明根据本发明的一个实施例的可变电阻存储器件的布局的平面图。图4A至图41是解释根据本发明的一个实施例的可变电阻存储器件及其制造方法的截面图。具体地，图41是根据本发明的实施例的可变电阻存储器件的截面图。图4A和4H是说明用于制造图41的器件的中间工艺的截面图。所述截面图是沿着图3的线A-A’和B-B’截取的。参见图4A，在半导体衬底100之上形成沿着A-A’方向延伸的线形掩模图案(未示出)。利用掩模图案作为刻蚀掩模来部分地刻蚀半导体衬底100，由此形成多个隔离沟槽Tl。半导体衬底100可以包括单晶硅衬底。多个隔离沟槽Tl被布置成彼此平行。通过旋涂电介质(spin on dielectric, SOD)、高的高宽比工艺(high aspectratio process, HARP)以及高密度等离子体(high density plasma, HDP)中的一种或更多种方法，在形成有隔离沟槽Tl的半导体衬底100之上形成相对于半导体衬底100具有刻蚀选择性的绝缘材料。将绝缘材料形成到填充隔离沟槽Tl的厚度。然后，通过执行诸如化学机械抛光(CMP)的平坦化工艺直到暴露出半导体衬底100的顶表面来形成隔离层105。此夕卜，根据这个工艺的结果，由隔离层105限定出有源区100A。有源区100A可以包括晶体管的源极或漏极区。具体地，可以将有源区100A的宽度设定成比栅极线的宽度大。在这种情况下，会增大在晶体管中流动的电流的大小。可以减小寄生电阻以充分地保证储存在由可变电阻图案形成的存储器单元中的数据的感测余量。参见图4B，在有源区100A和隔离层105之上形成沿B_B’方向延伸的线形掩模图案(未示出)。利用掩模图案作为刻蚀掩模来部分地刻蚀有源区100A和隔离层105，由此形成多个栅极线沟槽T2。可以将多个栅极线沟槽T2布置成平行。考虑到随后工艺的困难程度，例如，从上方观察时，可以将多个栅极线沟槽T2形成为以60°至120°的角与有源区100A交叉。在栅极线沟槽T2的表面上形成栅电介质层(未示出)。形成栅极线110以部分地填充栅极线沟槽T2。栅电介质层可以包括例如氧化硅(Si02)、硅氧氮化物(SiOxNy)或高k薄膜。具体地，可以根据以下工艺来形成栅极线110。首先，在栅电介质层上保形地(conformally)沉积诸如氮化钛(TiN)的金属氮化物以便形成势鱼金属。将诸如鹤(W)、铜(Cu)或铝(Al)的金属材料，或具有低的特定电阻的碳化合物沉积到填充栅极线沟槽T2的厚度，由此形成栅导电层(未示出)。然后，执行诸如CMP的平坦化工艺直到暴露出有源区100A的顶表面。另外，回蚀栅导电层以形成掩埋的栅极线110。在栅极线110之上形成保护层115。保护层115可以由以下工艺形成:将相对于半导体衬底100具有刻蚀选择性的绝缘材料沉积到将形成有栅极线110的栅极线沟槽T2填充的厚度。执行诸如CMP的平坦化工艺直到暴露出有源区100A的顶表面。参见图4C，部分地刻蚀保护层115之间的有源区100A以形成自对准接触孔H1。此时，可以利用在有源区100A与保护层115之间和在有源区100A与隔离层105之间的不同刻蚀选择性来选择性去除有源区100A的一部分。接着，可以经由离子注入工艺等在栅极线110之间的有源区100A中形成结区(未示出)。结区用作存储器单元晶体管的漏极或源极，且可以具有与有源区100A不同的导电类型。具体地，由于可变电阻存储器件不同于DRAM等，不聚集电荷以储存数据，所以会放松针对晶体管的泄漏电流的约束条件。因此，可以沿栅极线沟槽T2的厚度方向减小沟道与源极/漏极之间的距离，使得可以减小晶体管的内部电阻。参见图4D，在自对准接触孔Hl中掩埋接触插塞120。接触插塞120可以包括欧姆接触层120A和在欧姆接触层120A之上的金属层120B。具体地，接触插塞120可以通过以下工艺形成。首先，在与自对准接触孔Hl的底表面相对应的有源区100A之上形成欧姆接触层120A。欧姆接触层120A可以包括钛硅化物(TiSix)、钴硅化物(CoSix)、镍硅化物(NiSix)等。这种金属硅化物可以通过以下工艺形成。沉积诸如T1、Co或Ni的金属材料。执行诸如RTA(快速热退火)的热处理以形成金属硅化物。在欧姆接触层120A之上形成金属层120B。金属层120B可以包括选自诸如T1、Ta、W、Cu以及Al的金属材料和诸如TiN、TaN以及WN的金属氮化物中的一种或更多种导电材料。金属层120B可以通过以下工艺形成。沉积金属材料或/和金属氮化物到填充了形成有欧姆接触层120A的自对准接触孔Hl的厚度。执行诸如CMP的平坦化工艺直到暴露出保护层115的顶表面。参见图4E，形成与接触插塞120的一部分耦接的可变电阻图案125。接触插塞120的另一部分要与以下将要描述的第一源极线接触插塞耦接。从上方观察时，可变电阻图案125可以具有被布置成矩阵形式的岛形。具体地，可变电阻图案125可以包括电阻通过磁场或自旋转移力矩(spintransfer torque, STT)而改变的磁隧道结(magnetic tunnel junction, MTJ)结构、或者电阻通过氧空位或离子的迁移或材料的相变而改变的另一种结构。这里，MTJ结构可以包括磁性自由层、磁性固定层、以及插入在磁性自由层与磁性固定层之间的势垒层。磁性自由层和磁性固定层可以包括诸如Fe、N1、Co、Gd以及Dy的铁磁物质、或其化合物。势鱼层可以包括氧化镁(MgO)、氧化招(Al2O3)、氧化铪(HfO2)、氧化错(Zr03)、氧化娃(SiO2)等。另外，电阻通过材料的相变而改变的结构可以包括固体状态基于热而被改变成结晶状态或非晶状态的材料，例如，基于硫族化物的材料，诸如以预定比组合锗、锑和碲而成的GST(GeSbTe)。电阻通过氧空位或离子的迁移而改变的结构可以包括诸如ST0(SrTi03)、BTO (BaTiO3)以及PCMO (PivxCaxMnO3)的基于钙钛矿的材料，或诸如Ti02、Hf02、Al203、氧化钽(Ta2O5)、氧化铌(Nb2O5)、Co3O4, WO3以及氧化镧(La2O3)的过渡金属氧化物(TMO)。为了防止可变电阻图案125与将要描述的第一源极线接触插塞短路连接，可以在形成有可变电阻图案125的所得结构之上形成包括基于氮化物材料的间隔件层(未示出)。参见图4F，在形成有可变电阻图案125的所得结构之上形成第一绝缘层130。第一绝缘层130可以包括SiO2、四乙基原娃酸盐(tetra ethyl ortho silicate, TE0S)、硼娃酸盐玻璃(BSG)、磷硅酸盐玻璃(PSG)、氟化的硅酸盐玻璃(FSG)、硼磷硅酸盐玻璃(BPSG)以及旋涂玻璃(SOG)之中的一种或更多种基于氧化物的材料。此时，可以将第一绝缘层130的顶表面设定在比可变电阻图案125的顶表面高的水平，且可以经由CMP等来平坦化第一绝缘层130的顶表面。
选择地刻蚀第一绝缘层130以形成第一源极线接触孔H2，所述第一源极线接触孔H2暴露出不与可变电阻图案125耦接的接触插塞120的顶表面。在第一源极线接触孔H2中形成第一源极线接触插塞135。第一源极线接触插塞135可以包括选自诸如T1、Ta、W、Cu和Al的金属材料以及诸如TiN、TaN和WN的金属氮化物中的一种或更多种导电材料。第一源极线接触插塞135可以通过以下工艺形成。沉积导电材料到填充第一源极线接触孔H2的厚度。执行诸如CMP的平坦化工艺直到暴露出第一绝缘层130的顶表面。参见图4G，在第一绝缘层130和第一源极线接触插塞135之上形成第二绝缘层140。第二绝缘层140可以包括Si02、TEOS, BSG、PSG、FSG、BPSG以及SOG之中的一种或更多种基于氧化物的材料。在第二绝缘层之上形成线形掩模图案(未示出)，以便暴露出要形成位线145的区域。可以利用掩模图案作为刻蚀掩模来部分地刻蚀第一绝缘层130和第二绝缘层140，由此形成多个位线沟槽T3。多个位线沟槽T3在暴露出可变电阻图案125的顶表面的同时，可以沿着与有源区100A相同的方向延伸。可以将多个位线沟槽T3布置成平行。在位线沟槽T3中掩埋位线145。位线145可以包括选自诸如T1、Ta、W、Cu和Al的金属材料和具有低的特定电阻的碳化合物中的一种或更多种导电材料。位线145可以通过以下工艺形成。沉积导线材料到填充位线沟槽T3的厚度。执行诸如CMP的平坦化工艺直到暴露出第二绝缘层140的顶表面。参见图4H，在形成有位线145的所得结构之上形成第三绝缘层150。第三绝缘层150可以包括Si02、TEOS, BSG、PSG、FSG、BPSG以及SOG之中的一种或更多种基于氧化物的材料。选择性地刻蚀第三绝缘层150以形成暴露出第一源极线接触插塞135的顶表面的第二源极线接触孔H3。在第二源极线接触孔H3中形成第二源极线接触插塞155。第二源极线接触插塞155可以包括选自诸如T1、Ta、W、Cu以及Al的金属材料和诸如TiN、TaN以及WN的金属氮化物中的一种或更多种导电材料。第二源极线接触插塞155可以通过以下工艺形成。沉积导电材料到填充第二源极线接触孔H3的厚度。执行诸如CMP的平坦化工艺直到暴露出第三绝缘层150的顶表面。在第三绝缘层150和第二源极线接触插塞155之上形成第四绝缘层160。第四绝缘层160可以包括Si02、TE0S、BSG、PSG、FSG、BPSG以及SOG之中的一种或更多种基于氧化物的材料。参见图41，在第四绝缘层160之上形成线形掩模图案(未示出)，以便暴露出要形成源极线165的区域。利用掩模图案作为刻蚀掩模来刻蚀第四绝缘层160，由此形成多个源极线沟槽T4。多个源极线沟槽T4可以在暴露出第二源极线接触插塞155的顶表面的同时，沿与有源区100A相同的方向延伸。可以将多个源极线沟槽T4布置成平行。在源极线沟槽T4中掩埋源极线165。源极线165可以包括选自T1、Ta、W、Cu和Al的金属材料和具有低的特定电阻的碳化合物中的一种或更多种导电材料。源极线165可以通过以下工艺形成。沉积导电材料到填充源极线沟槽T4的厚度。执行诸如CMP的平坦化工艺直到暴露出第四绝缘层160的顶表面。图5是解释根据本发明的一个实施例的可变电阻存储器件及其制造方法的截面图。所述截面图是沿着图3的线A-A’和B-B’截取的。在本发明的此实施例中，这里省略了与本发明的上述实施例相同的组件的详细描述。首先，在采用与本发明的上述实施例相同的方式来执行图4A至图4F的工艺之后，执行图5的工艺。参见图5，在第一绝缘层130和第一源极线接触插塞135之上形成第二绝缘层140。第二绝缘层140可以包括Si02、TEOS, BSG、PSG、FSG、BPSG以及SOG之中的一种或更多种基于氧化物的材料。随后，在第二绝缘层140之上形成线形掩模图案(未示出)，以便暴露出要形成位线200A和源极线200B的区域。利用掩模图案作为刻蚀掩模来部分地刻蚀第一绝缘层130和第二绝缘层140，由此形成多个沟槽T。多个沟槽T可以在暴露出可变电阻图案125或第一源极线接触插塞135的同时，沿与有源区100A相同的方向延伸。可以将多个沟槽T布置成平行。在沟槽T中形成位线200A和源极线200B，以便分别与可变电阻图案125和第一源极线接触插塞135耦接。位线200A和源极线200B可以包括选自T1、Ta、W、Cu和Al的金属材料和具有低的特定电阻的碳化合物中的一种或更多种导电材料。位线200A和源极线200B可以通过以下工艺形成。沉积导电材料到填充沟槽T的厚度。执行诸如CMP的平坦化工艺直到暴露出第二绝缘层140的顶表面。在本发明的第二实施例中，由于位线200A和源极线200B同时形成在同一平面之上，所以可以进一步简化工艺。此时，可以利用EUV (远紫外线)光刻或间隔件图案化技术来图案化出具有较小临界尺寸(CD)的线。 如图3、图41和图5所说明，可以通过上述方法来制造根据本发明的实施例的可变电阻存储器件。参见图3、图41和图5，根据本发明的第一和第二实施例的可变电阻存储器件包括半导体衬底100、栅极线110、保护层115、接触插塞120、可变电阻图案125、位线145以及源极线165。半导体衬底100包括由沿A-A’方向延伸的隔离层105限定的有源区100A。栅极线110经由隔离层105和有源区100A沿B-B’方向延伸。保护层115形成在栅极线110之上。接触插塞120位于通过部分地去除保护层115之间的有源区100A而获得的空间中。可变电阻图案125与接触插塞120耦接。位线145在与源极线接触插塞和可变电阻图案125耦接的同时，沿着A-A’方向延伸。源极线165在与源极线接触插塞耦接的同时沿A-A’方向延伸。有源区100A可以具有比栅极线110的宽度大的宽度。有源区100A可以以60°至120°的角与栅极线100交叉。隔离层105和保护层115可以由相对于有源区100A具有刻蚀选择性的材料形成。接触插塞120可以包括欧姆接触层120A和在欧姆接触层120A之上的金属层120B。可变电阻图案125可以包括电阻基于磁场或STT而改变的MTJ结构，或电阻通过氧空位或离子的迁移或材料的相变而改变的另一种结构。源极线接触插塞可以包括第一源极线接触插塞135和第二源极线接触插塞155。源极线接触插塞可以具有比可变电阻图案125大的高度。源极线165可以形成在比位线145高的位置，或与位线145位于同一平面上。图6是利用根据本发明的实施例的可变电阻存储器件的信息处理系统的框图。参见图6，利用根据本发明的实施例的可变电阻存储器件的信息处理系统1000包括经由总线1500执行彼此之间的数据通信的存储系统1100、中央处理单元(CPU) 1200、用户接口 1300以及电源设备1400。这里，存储系统1100可以包括可变电阻存储器件1110和存储控制器1120。可变存储器件1110可以储存由CPU 1200处理的数据、或经由用户接口 1300从外部输入的数据。信息处理系统1000可以包括数据储存所需的所有种类的电子设备。例如，可以将信息处理系统1000应用到各种移动设备，诸如存储卡、固态磁盘(SSD)和智能电话。根据本发明的实施例，形成存储器单元的可变电阻图案之间的接触插塞以及成为晶体管的源极区或漏极区的有源区通过自对准方法来形成。因此，可以简化掩模工艺，并可以防止故障发生。例如，可以防止由于掩模图案的未对准而引起的接触电阻的快速增加或接触不开放。另外，由于接触插塞具有低的高宽比，所以可以减小电阻，以便降低可变电阻存储器件的操作电压。尽管已经参照具体的实施例描述了本发明，但是对本领域技术人员显然的是，在不脱离所附权利要求所限定的本发明的精神和范围的情况下，可以进行各种变化和修改。
权利要求
1.一种可变电阻存储器件，包括: 半导体衬底，所述半导体衬底具有由沿一个方向延伸的隔离层限定的有源区； 栅极线，所述栅极线经由所述隔离层和所述有源区，沿与所述隔离层交叉的另一个方向延伸； 保护层，所述保护层位于所述栅极线之上； 接触插塞，所述接触插塞位于所述保护层之间的所述有源区的部分去除的空间中；以及 可变电阻图案，所述可变电阻图案与所述接触插塞的一部分耦接。
2.如权利要求1所述的可变电阻存储器件，其中，所述接触插塞包括欧姆接触层。
3.如权利要求1所述的可变电阻存储器件，其中，所述隔离层和所述保护层由相对于所述有源区具有刻蚀选择性的材料形成。
4.如权利要求1所述的可变电阻存储器件，其中，所述有源区具有比所述栅极线大的览度。
5.如权利要求1所述的可变电阻存储器件，其中，所述栅极线与所述有源区以60°至120°角交叉。
6.如权利要求1所述的可变电阻存储器件，还包括位线，所述位线与所述可变电阻图案耦接，并沿与所述栅极线交叉的方向延伸。
7.如权利要求1所述的可变电阻存储器件，还包括: 源极线接触插塞，所述源极线接触插塞与位于所述可变电阻图案之间的所述接触插塞率禹接；以及 源极线，所述源极线与所述源极线接触插塞耦接，并沿与所述栅极线交叉的方向延伸。
8.如权利要求1所述的可变电阻存储器件，其中，所述可变电阻图案包括磁隧道结结构，所述磁隧道结结构的电阻通过磁场或自旋转移力矩来改变。
9.如权利要求1所述的可变电阻存储器件，其中，所述可变电阻图案包括电阻通过氧空位或离子的迁移、或材料的相变而改变的结构。
10.如权利要求6所述的可变电阻存储器件，还包括: 源极线接触插塞，所述源极线接触插塞与位于所述可变电阻图案之间的所述接触插塞率禹接；以及 源极线，所述源极线与所述源极线接触插塞耦接，并形成在比所述位线高的位置。
11.如权利要求6所述的可变电阻存储器件，还包括: 源极线接触插塞，所述源极线接触插塞与位于所述可变电阻图案之间的所述接触插塞率禹接；以及 源极线，所述源极线与所述源极线接触插塞耦接，并与所述位线在同一平面上沿相同的方向延伸。
12.如权利要求7所述的可变电阻存储器件，其中，所述源极线接触插塞具有比所述可变电阻图案大的高度。
13.一种用于制造可变电阻存储器件的方法，包括以下步骤: 提供具有由沿一个方向延伸的隔离层限定的有源区的半导体存储器件； 通过选择性地刻蚀所述隔离层和所述有源区，来形成沿与所述隔离层交叉的方向延伸的沟槽； 在所述沟槽中形成栅极线和在所述栅极线之上的保护层； 通过部分地刻蚀所述保护层之间的所述有源区来形成接触孔； 在所述接触孔中形成接触插塞；以及 形成与所述接触插塞的一部分耦接的可变电阻图案。
14.如权利要求13所述的方法，其中，形成所述接触插塞的步骤包括如下步骤:在与所述接触孔的底表面相对应的有源区之上形成欧姆接触层。
15.如权利要求13所述的方法，其中，所述隔离层和所述保护层由相对于所述有源区具有刻蚀选择性的材料形成。
16.如权利要求13所述的方法，其中，所述有源区被形成为具有比所述栅极线大的宽度。
17.如权利要求13所述的方法，其中，所述栅极线被形成为与所述有源区以60°至120°角交叉。
18.如权利要求13所述的方法，还包括如下步骤:形成与所述可变电阻图案耦接并沿与所述栅极线交叉的方向延伸的位线。
19.如权利要求13所述的方法，还包括以下步骤: 形成与位于所述可变电阻图案之间的所述接触插塞耦接的源极线接触插塞；以及 形成与所述源极线接触 插塞耦接并沿与所述栅极线交叉的方向延伸的源极线。
20.如权利要求13所述的方法，其中，所述可变电阻图案包括通过磁场或自旋转移力矩来改变电阻的磁隧道结结构。
21.如权利要求13所述的方法，其中，所述可变电阻图案包括电阻通过氧空位或离子的迁移、或材料的相变而改变的结构。
22.如权利要求18所述的方法，还包括以下步骤: 形成与位于所述可变电阻图案之间的所述接触插塞耦接的源极线接触插塞；以及 在比所述位线高的位置形成源极线，使得所述源极线与所述源极线接触插塞耦接。
23.如权利要求18所述的方法，还包括以下步骤: 形成与位于所述可变电阻图案之间的所述接触插塞耦接的源极线接触插塞；以及形成与所述源极线接触插塞耦接并与所述位线在同一平面上沿相同的方向延伸的源极线。
24.如权利要求19所述的方法，其中，所述源极线接触插塞具有比所述可变电阻图案大的高度。
25.—种半导体器件,包括: 可变电阻图案，所述可变电阻图案被配置成非易失性地储存数据； 位线，所述位线被配置成将数据传递到所述可变电阻图案或从所述可变电阻图案传递数据； 字线，所述字线被配置成控制所述位线与所述可变电阻图案之间的数据传递，所述字线包括位于半导体衬底的顶表面之下的水平处的掩埋的栅极线；以及源极线，所述源极线被配置成将操作电压供应给可变电阻图案， 其中，所述字线与所述可变电阻图案之间的物理距离比所述字线与所述位线之间的物理距离短。
26.如权利要求25所述的半导体器件，其中，所述字线与所述可变电阻图案之间的物理距离比所述字线与所述源极线之间的物理距离短。
27.如权利要求25所述的半导体器件，其中，所述源极线位于比所述位线高的位置。
28.如权利要求 25所述的半导体器件，其中，所述位线和所述源极线位于同一平面上。
全文摘要
本发明公开了一种可变电阻存储器件及其制造方法，所述可变电阻存储器件包括半导体衬底，所述半导体衬底具有由沿一个方向延伸的隔离层限定的有源区；栅极线，所述栅极线经由隔离层和有源区沿与隔离层交叉的另一个方向延伸；保护层，所述保护层位于栅极线之上；接触插塞，所述接触插塞位于保护层之间的有源区的部分去除的空间中；以及可变电阻图案，所述可变电阻图案与接触插塞的一部分耦接。
文档编号G11C13/00GK103187526SQ20121036452
公开日2013年7月3日 申请日期2012年9月26日 优先权日2011年12月29日
发明者宋锡杓, 郑星雄, 郑璲钰, 金东准 申请人:爱思开海力士有限公司