一种闪存数据读取架构、方法及装置、芯片及存储介质与流程

1.本技术涉及存储器技术领域，例如涉及一种闪存数据读取架构、方法及装置、芯片及存储介质。


背景技术：

2.目前，闪存（flash memory）在断电情况下仍能保持所存储的数据信息，是一种非易失性（non-volatile）存储器。闪存具有在电擦除和重复编程时不需要特殊的高电压、制作成本低以及存储密度大等特点，目前已成为非易失性半导体存储技术的主流。其中，双分离栅存储单元（nord cell）传输效率很高，在1mb～4mb的小容量时具有很高的成本效益，因此双分离栅闪存是现在市场上主要的非易失性存储器之一。
3.然而，随着系统产品的升级更新，需要对闪存中存储的数据进行更新，升级过程会增加闪存中存储的数据，如果升级更新所需的数据大小超过闪存产品的最大容量，则必须更换更大容量的闪存产品。通常系统产品完成生产后很难对闪存产品固件进行更换，尤其是系统级封装产品（system in a package，sip），遇到此类瓶颈后，只能削减升级内容，舍弃部分升级功能，导致用户体验不佳。


技术实现要素：

4.为了对披露的实施例的一些方面有基本的理解，下面给出了简单的概括。所述概括不是泛泛评述，也不是要确定关键／重要组成元素或描绘这些实施例的保护范围，而是作为后面的详细说明的序言。
5.本公开实施例提供了一种闪存数据读取架构、方法及装置、芯片及存储介质，以实现通过有限的存储位，表征更多数据。
6.在一些实施例中，所述闪存数据读取架构，包括：读取操作控制模块，用于产生读取模式选择信号read_c，在read_c信号为高电平的情况下，进入常规数据读取模式，在read_c信号为低电平的情况下，进入复合数据读取模式；第一电流比较模块，用于在复合数据读取模式下，将双分离栅存储单元输出的电流icell与基准电流iref1进行比较，生成第一复合数据读取结果dout1；第二电流比较模块，用于在复合数据读取模式下，将双分离栅存储单元输出的电流icell与基准电流iref1和参考电流iref_com进行比较，生成第二复合数据读取结果dout2；逻辑运算模块，用于将所述第一复合数据读取结果dout1与第二复合数据读取结果dout2进行异或逻辑运算，得到混合复合数据读取结果dout_mix；数据输出选择模块，用于在常规数据读取模式下，输出常规数据读取结果dout0，在复合数据读取模式下，输出混合复合数据读取结果dout_mix；其中，所述读取操作控制模块分别与所述第二电流比较模块的输入端和所述数据
输出选择模块电连接，所述第一电流比较模块的输出端分别与所述逻辑运算模块的输入端和所述数据输出选择模块的输入端电连接，所述第二电流比较模块的输出端与所述逻辑运算模块的输入端电连接，所述逻辑运算模块的输出端与所述数据输出选择模块的输入端电连接。
7.在一些实施例中，本技术提供一种闪存数据读取方法，包括：根据读取模式选择信号read_c，分别执行常规数据读取模式和复合数据读取模式；在常规数据读取模式下，分别获取双分离栅存储单元的第一存储单元bit1的第一常规数据读取结果dout01，以及所述双分离栅存储单元的第二存储单元bit2的第二常规数据读取结果dout02；在复合数据读取模式下，获取双分离栅存储单元的第一存储单元bit1和第二存储单元bit2的混合复合数据读取结果dout_mix；将所述第一常规数据读取结果dout01、第二常规数据读取结果dout02和混合复合数据读取结果dout_mix进行组合，生成最终数据读取结果。
8.在一些实施例中，本技术提供一种闪存数据读取装置，包括处理器和存储有程序指令的存储器，所述处理器被配置为在运行所述程序指令时，执行如本技术所述的闪存数据读取方法。
9.在一些实施例中，本技术提供一种spi nor flash芯片，包括如本技术所述的闪存数据读取架构。
10.在一些实施例中，本技术提供一种存储介质，存储有程序指令，所述程序指令在运行时，执行如本技术所述的闪存数据读取方法。
11.本公开实施例提供的一种闪存数据读取架构、方法及装置、芯片及存储介质，可以实现以下技术效果：本技术通过加入数据读取模式的选择，使得用户可以根据数据表征量的需求，选择常规数据读取模式和/或复合数据读取模式，常规数据读取模式可以单独读取双分离栅存储单元中单个存储单元的数据，复合数据读取模式可以读取双分离栅存储单元中两个存储单元复合存储状态的数据，并具备一定的数据运算功能，从而在受到存储空间限制时，可以通过优化存储数据的分布，实现通过有限的存储位来表征更多数据的目的。
12.以上的总体描述和下文中的描述仅是示例性和解释性的，不用于限制本技术。
附图说明
13.一个或多个实施例通过与之对应的附图进行示例性说明，这些示例性说明和附图并不构成对实施例的限定，附图中具有相同参考数字标号的元件示为类似的元件，附图不构成比例限制，并且其中：图1是相关技术中的双分离栅存储单元的结构示意图；图2是相关技术中的闪存数据读取架构示意图；图3是本公开实施例提供的一个闪存数据读取架构示意图；图4是本公开实施例提供的常规数据读取模式下的电流分布示意图；图5是本公开实施例提供的复合数据读取模式下的电流分布示意图；
图6是本公开实施例提供的一个具体应用示意图；图7是本公开实施例提供的一个闪存数据读取方法的示意图；图8是本公开实施例提供的另一个闪存数据读取方法的示意图；图9是本公开实施例提供的另一个闪存数据读取方法的示意图；图10是本公开实施例提供的一个闪存数据读取装置的模块示意图。
具体实施方式
14.为了能够更加详尽地了解本公开实施例的特点与技术内容，下面结合附图对本公开实施例的实现进行详细阐述，所附附图仅供参考说明之用，并非用来限定本公开实施例。在以下的技术描述中，为方便解释起见，通过多个细节以提供对所披露实施例的充分理解。然而，在没有这些细节的情况下，一个或多个实施例仍然可以实施。在其它情况下，为简化附图，熟知的结构和装置可以简化展示。
15.本公开实施例的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本公开实施例的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含。
16.除非另有说明，术语“多个”表示两个或两个以上。
17.本公开实施例中，字符“/”表示前后对象是一种“或”的关系。例如，a/b表示：a或b。
18.术语“和/或”是一种描述对象的关联关系，表示可以存在三种关系。例如，a和/或b，表示：a或b，或，a和b这三种关系。
19.术语“对应”可以指的是一种关联关系或绑定关系，a与b相对应指的是a与b之间是一种关联关系或绑定关系。
20.结合图1所示，相关技术中的一种双分离栅存储单元包括两个存储单元（存储位），分别为bit1和bit2，可以存储2bit数据。
21.结合图2所示，在相关技术中的一种双分离栅存储单元的数据读取架构中，一个双分离栅存储单元中根据bit1和bit2存储的不同数据，分为4种状态，即：状态一：bit1和bit2存储数据都是0，即bit1，bit2=0，0。
22.状态二：bit1存储数据是1，bit2存储数据是0，即bit1，bit2=1，0。
23.状态三：bit1存储数据是0，bit2存储数据是1，即bit1，bit2=0，1。
24.状态四：bit1和bit2存储数据都是1，即bit1，bit2=1，1。
25.通过控制状态一和状态三的电流都小于基准电流iref_nor，进而状态一和状态三都识别为数据0。通过控制状态二和状态四的电流都大于基准电流iref_nor，进而将状态二和状态四都识别为数据1。
26.可见，现有的数据读取架构，只能表征2bit的数据，即bit1存储位和bit2存储位，如果想要表征更多的数据，只能加大双分离栅存储单元的数量，然而通常系统产品完成生产后很难对闪存产品固件进行更换，尤其是系统级封装产品，遇到此类瓶颈后，只能削减升级内容，舍弃部分升级功能。
27.为此，结合图3所示，本公开实施例提供一种闪存数据读取架构，包括：读取操作控制模块，用于产生读取模式选择信号read_c，在read_c信号为高电平
的情况下，进入常规数据读取模式，在read_c信号为低电平的情况下，进入复合数据读取模式。
28.第一电流比较模块，用于在常规数据读取模式下，将双分离栅存储单元输出的电流icell与基准电流iref0进行比较，生成常规数据读取结果dout0。第一电流比较模块，用于在复合数据读取模式下，将双分离栅存储单元输出的电流icell与基准电流iref1进行比较，生成第一复合数据读取结果dout1。
29.第二电流比较模块，用于在复合数据读取模式下，将双分离栅存储单元输出的电流icell与基准电流iref1和参考电流iref_com进行比较，生成第二复合数据读取结果dout2。
30.逻辑运算模块，用于将所述第一复合数据读取结果dout1与第二复合数据读取结果dout2进行异或逻辑运算，得到混合复合数据读取结果dout_mix。
31.数据输出选择模块，用于在常规数据读取模式下，输出常规数据读取结果dout0，在复合数据读取模式下，输出混合复合数据读取结果dout_mix；其中，所述读取操作控制模块分别与所述第二电流比较模块的输入端和所述数据输出选择模块电连接，所述第一电流比较模块的输出端分别与所述逻辑运算模块的输入端和所述数据输出选择模块的输入端电连接，所述第二电流比较模块的输出端与所述逻辑运算模块的输入端电连接，所述逻辑运算模块的输出端与所述数据输出选择模块的输入端电连接。
32.本公开实施例提供的闪存数据读取架构，通过加入数据读取模式的选择，使得用户可以根据数据表征量的需求，选择常规数据读取模式和/或复合数据读取模式，常规数据读取模式可以单独读取双分离栅存储单元中单个存储单元的数据，复合数据读取模式可以读取双分离栅存储单元中两个存储单元复合存储状态的数据，并具备一定的数据运算功能，从而在受到存储空间限制时，可以通过优化存储数据的分布，实现通过有限的存储位来表征更多数据的目的。
33.此外，应当注意的是，本发明为了实现表征更多的数据，增加了一些控制模块，这些新增的控制模块在存储器产品中所占的比例非常小。一颗存储器芯片，80%的面积都是存储单元阵列。直观上讲，利用本发明的读取架构，理论上可以实现相当于原有120%存储单元阵列面积的数据表征。
34.在本技术的实施例中，结合图3所示，所述的闪存数据读取架构，还包括：读取电压产生模块，用于产生电压vr1、电压vr2、电压vr3和电压vr3。
35.第一读取电压选择模块，用于在常规数据读取模式下，使所述双分离栅存储单元中的第一存储单元bit1的读取控制电压vc1为电压vr1，并且，用于在复合数据读取模式下，使所述双分离栅存储单元中的第一存储单元bit1的读取控制电压vc1为电压vr2。
36.第二读取电压选择模块，用于在常规数据读取模式下，使所述双分离栅存储单元中的第二存储单元bit2的读取控制电压vc2为电压vr3，并且，用于在复合数据读取模式下，使所述双分离栅存储单元中的第二存储单元bit2的读取控制电压vc2为电压vr4。
37.基准电流产生模块，用于产生基准电流iref0、基准电流iref1和参考电流iref_com。
38.基准电流选择模块，用于在常规数据读取模式下，使所述第一电流比较模块的基
准电流iref_nor为基准电流iref0，并且，用于在复合数据读取模式下，使所述第一电流比较模块和第二电流比较模块的基准电流iref_nor为基准电流iref1。
39.其中，所述读取电压产生模块分别与第一读取电压选择模块的输入端和第二读取电压选择模块的输入端电连接，所述第一读取电压选择模块的输出端与所述双分离栅存储单元中的第一存储单元bit1电连接，所述第二读取电压选择模块的输出端与所述双分离栅存储单元中的第二存储单元bit2电连接，所述基准电流产生模块的输出端分别与所述基准电流选择模块的输入端和所述第二电流比较模块的输入端电连接，所述基准电流选择模块的输出端与所述第一电流比较模块的输入端电连接。
40.在本技术的实施例中，结合图3所示，读取操作控制模块产生读取模式选择信号read_c，其中，若read_c信号为高电平“1”，则进入常规数据读取模式，读取双分离栅存储单元中的第一存储单元bit1或者第二存储单元bit2的数据，若read_c信号为低电平“0”，则进入复合数据读取模式，读取双分离栅存储单元中由第一存储单元bit1和第二存储单元bit2构成的整体数据，即复合数据，并且，常规数据读取和复合数据读取是两个独立的读取模式。
41.如果读取操作控制模块选择进入常规数据读取模式，则双分离栅存储单元中的第一存储单元bit1的读取控制电压vc1为电压vr1，第二存储单元bit2的读取控制电压vc2为电压vr3，如下表格1所示：表格1 读取电压控制选择此时，双分离栅存储单元中的电流如图4分布，结合图4所示，第一电流比较模块的基准电流iref_nor为基准电流iref0，同时，在常规数读取模式下，read_c信号控制第二电流比较模块处于不工作状态。与此同时，数据输出选择模块mux选择第一电流比较模块的数据读取结果作为常规数据读取结果dout0。
42.如果读取操作控制模块选择进入复合数据读取模式，则双分离栅存储单元中的第一存储单元bit1的读取控制电压vc1为电压vr2，双分离栅存储单元中的第一存储单元bit1的读取控制电压vc1为电压vr2，如上表格1所示。此时，第一电流比较模块和第二电流比较模块同时处于工作状态，第一电流比较模块的基准电流iref_nor为基准电流iref1，第二电流比较模块的基准电流iref_nor基准电流iref1。这时，双分离栅存储单元中的电流如图5分布，结合图5所示，第一电流比较模块的第一复合数据读取结果dout1和第二电流比较模块的第二复合数据读取结果dout2经过异或运算后，得到混合复合数据读取结果dout_mix。并且，数据输出选择模块mux选择
ꢀ“
混合复合数据读取结果dout_mix”作为最终的数据输出，如下表格2所示：表格2 常规电流比较模块基准电流选择
这样，能够通过两种数据模式进行数据表征，从而在受到存储空间限制时，可以通过优化存储数据的分布，实现有限的存储位，表征更多数据。
43.在本技术的实施例中，结合表格3所示，在复合数据读取模式下，在所述双分离栅存储单元中的第一存储单元bit1和第二存储单元bit2存储的数据均为0的情况下，所述双分离栅存储单元输出的电流icell同时小于基准电流iref1和参考电流iref_com，则所述第一复合数据读取结果dout1为0，第二复合数据读取结果dout2为0，混合复合数据读取结果dout_mix为0。
44.同时，在复合数据读取模式下，在所述双分离栅存储单元中的第一存储单元bit1存储的数据为0且第二存储单元bit2存储的数据为1，或者，第一存储单元bit1存储的数据为1且第二存储单元bit2存储的数据为0的情况下，所述双分离栅存储单元输出的电流icell大于参考电流iref_com且小于基准电流iref1，则所述第一复合数据读取结果dout1为0，第二复合数据读取结果dout2为1，混合复合数据读取结果dout_mix为1。
45.同时，在复合数据读取模式下，在所述双分离栅存储单元中的第一存储单元bit1和第二存储单元bit2存储的数据均为1的情况下，所述双分离栅存储单元输出的电流icell同时大于基准电流iref1和参考电流iref_com，则所述第一复合数据读取结果dout1为1，第二复合数据读取结果dout2为1，混合复合数据读取结果dout_mix为1。
46.在本技术的实施例中，在数据读取模式下，只会产生两个区间的电流分布，一个是很小的电流区间（表征数据0），另外一个是很大的电流（表征数据1）。在复合数据读取模式下，可以产生三个区间的电流分布，一个很小的电流区间，一个处于中间值的电流区间，最后一个很大的电流区间。
47.这样，能够更好地体现出数据的复杂性与多样性。
48.表格3 复合电流读取模式数据输出真值表
在实际应用中，结合图6所示，所述的闪存数据读取架构，包括四组双分离栅存储单元，共计八个数据存储位，在四组双分离栅存储单元中存储的数据分别为（0，0）、（1，0）、（0，1）和（1，1）的情况下，则常规数据读取结果dout0为0101_0011，混合复合数据读取结果dout_mix为0011，组合后的最终数据读取结果dout_final为0101_0011-0110。
49.这样，本技术通过将常规数据读取结果与混合复合数据读取结果进行结合，共计可以表征12bit数据。比传统的读取方案增加了50%的数据表征量，从而在有限的存储空间内，极大的扩充了数据表征量。
50.结合图7所示，本公开实施例提供一种闪存数据读取方法，包括：步骤701：根据读取模式选择信号read_c，分别执行常规数据读取模式和复合数据读取模式。
51.步骤702：在常规数据读取模式下，分别获取双分离栅存储单元的第一存储单元bit1的第一常规数据读取结果dout01，以及所述双分离栅存储单元的第二存储单元bit2的第二常规数据读取结果dout02。
52.步骤703：在复合数据读取模式下，获取双分离栅存储单元的第一存储单元bit1和第二存储单元bit2的混合复合数据读取结果dout_mix。
53.步骤704：将所述第一常规数据读取结果dout01、第二常规数据读取结果dout02和混合复合数据读取结果dout_mix进行组合，生成最终数据读取结果。
54.在本技术的实施例中，本技术的nord闪存产品具有两种数据读取模式，即常规数据读取模式，分别读取nord cell中两个存储位的数据，复合数据读取模式，读取nord cell中两个存储位的复合数据。具体而言，常规数据读取模操作将一个nord cell中的两个存储位数据读出，分别为第一数据读取结果和第二数据读取结果；复合数据读取操作将一个nord cell中两个存储位的复合数据读取，为混合复合数据读取结果。常规数据读取操作读取的第一数据读取结果和第二数据读取结果，结合复合数据读取的混合复合数据读取结果，组合为最终数据读取结果，即相当于三个数据表征。
55.本公开实施例提供的闪存数据读取方法，通过加入数据读取模式的选择，使得用户可以根据数据表征量的需求，选择常规数据读取模式和/或复合数据读取模式，常规数据读取模式可以单独读取双分离栅存储单元中单个存储单元的数据，复合数据读取模式可以读取双分离栅存储单元中两个存储单元复合存储状态的数据，并具备一定的数据运算功能，从而在受到存储空间限制时，可以通过优化存储数据的分布，实现通过有限的存储位来表征更多数据的目的。
56.在本技术的实施例中，结合图8所示，所述分别获取双分离栅存储单元的第一存储单元bit1的第一常规数据读取结果dout01，以及所述双分离栅存储单元的第二存储单元bit2的第二常规数据读取结果dout02，包括：步骤801：产生基准电流iref0。
57.步骤802：将双分离栅存储单元输出的电流icell与基准电流iref0进行比较，分别生成第一常规数据读取结果dout01和第二常规数据读取结果dout02。
58.在本技术的实施例中，结合图9所示，所述获取双分离栅存储单元的第一存储单元bit1和第二存储单元bit2的混合复合数据读取结果dout_mix，包括：步骤901：产生基准电流iref1和参考电流iref_com。
59.步骤902：将双分离栅存储单元输出的电流icell与基准电流iref1进行比较，生成第一复合数据读取结果dout1。
60.步骤903：将双分离栅存储单元输出的电流icell与基准电流iref1和参考电流iref_com进行比较，生成第二复合数据读取结果dout2。
61.步骤904：将所述第一复合数据读取结果dout1与第二复合数据读取结果dout2进行异或逻辑运算，得到混合复合数据读取结果dout_mix。
62.本公开实施例提供的闪存数据读取方法，通过在常规数据读取模式的基础上，增加双分离栅闪存产品特有的复合数据读取模式，衍生出对应的混合复合数据读取结果，实现利用现有的存储空间表征更多数据的目的，使得系统产品的开发变得更加灵活，系统产品的成本极大的降低。比如，1款2mbits（2048bits）的双分离栅闪存产品，利用复合数据读取模式，可以额外增加1024bits数据表征。
63.结合图10所示，本公开实施例提供一种闪存数据读取装置，包括处理器（processor）100和存储器（memory）101。可选地，该装置还可以包括通信接口（communication interface）102和总线103。其中，处理器100、通信接口102、存储器101可以通过总线103完成相互间的通信。通信接口102可以用于信息传输。处理器100可以调用存储器101中的逻辑指令，以执行上述实施例的闪存数据读取方法。
64.此外，上述的存储器101中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。
65.存储器101作为一种计算机可读存储介质，可用于存储软件程序、计算机可执行程序，如本公开实施例中的方法对应的程序指令/模块。处理器100通过运行存储在存储器101中的程序指令/模块，从而执行功能应用以及数据处理，即实现上述实施例中闪存数据读取方法。
66.存储器101可包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需的应用程序；存储数据区可存储根据终端设备的使用所创建的数据等。此外，存储器101可以包括高速随机存取存储器，还可以包括非易失性存储器。
67.本技术提供的闪存数据读取装置，在常规数据读取模式的基础上，加入了复合数据读取模式，常规数据读取模式分别读取nord cell中两个存储位（bit）的数据，实现2bit数据表征；复合数据读取模式，读取nord cell中2个存储位共同决定的复合数据，实现额外1bit数据表征。最终读取的数据为：常规数据和复合数据，最终实现增加表征数据数量的目的。
68.本公开实施例提供了一种spi nor flash芯片，包括如本技术所述的闪存数据读取架构。
69.在本技术的实施例中，spi nor flash芯片利用数据读取控制模块、读取电压产生模块、读取电压选择模块、基准电流产生模块、基准电流选择模块、常规电流比较模块，复合电流比较模块组成的数据读取架构，实现了利用有限的存储单元表征更多数据的目的。同时，复合电流读取模式读取过程，可以在数据读取的同时，实现一定的逻辑运算功能。
70.本技术通过常规数据读取模式和复合数据读取模式的架构实现的spi nor flash芯片，可以在不增大闪存存储阵列前提下，实现数据表征数量的增大，同时，本技术的spi nor flash芯片的复合数据读取模式可以实现数据读取的同时实现数据运算输出。
71.本公开实施例提供了一种存储介质，存储有计算机可执行指令，所述计算机可执行指令设置为执行本技术所述的闪存数据读取方法。
72.上述的存储介质可以是暂态计算机可读存储介质，也可以是非暂态计算机可读存储介质。
73.本公开实施例的技术方案可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括一个或多个指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行本公开实施例所述方法的全部或部分步骤。而前述的存储介质可以是非暂态存储介质，包括：u盘、移动硬盘、只读存储器（rom，read-only memory）、随机存取存储器（ram，random access memory）、磁碟或者光盘等多种可以存储程序代码的介质，也可以是暂态存储介质。
74.以上描述和附图充分地示出了本公开的实施例，以使本领域的技术人员能够实践它们。其他实施例可以包括结构的、逻辑的、电气的、过程的以及其他的改变。实施例仅代表可能的变化。除非明确要求，否则单独的部件和功能是可选的，并且操作的顺序可以变化。一些实施例的部分和特征可以被包括在或替换其他实施例的部分和特征。而且，本技术中使用的用词仅用于描述实施例并且不用于限制权利要求。如在实施例以及权利要求的描述中使用的，除非上下文清楚地表明，否则单数形式的“一个”（a）、“一个”（an）和“所述”（the）旨在同样包括复数形式。类似地，如在本技术中所使用的术语“和/或”是指包含一个或一个以上相关联的列出的任何以及所有可能的组合。另外，当用于本技术中时，术语“包括”（comprise）及其变型“包括”（comprises）和/或包括（comprising）等指陈述的特征、整体、步骤、操作、元素，和/或组件的存在，但不排除一个或一个以上其它特征、整体、步骤、操作、元素、组件和/或这些的分组的存在或添加。在没有更多限制的情况下，由语句“包括一个
…”
限定的要素，并不排除在包括所述要素的过程、方法或者设备中还存在另外的相同要素。本文中，每个实施例重点说明的可以是与其他实施例的不同之处，各个实施例之间相同相似部分可以互相参见。对于实施例公开的方法、产品等而言，如果其与实施例公开的方法部分相对应，那么相关之处可以参见方法部分的描述。
75.本领域技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，可以取决于技术方案的特定应用和设计约束条件。所述技术人员可以对每个特定的应用来使用不同方法以实现所描述的功能，但是这种实现不应认为超出本公开实施例的范围。所述技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
76.本文所披露的实施例中，所揭露的方法、产品（包括但不限于装置、设备等），可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，可以仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可
以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例。另外，在本公开实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
77.附图中的流程图和框图显示了根据本公开实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分，所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这可以依所涉及的功能而定。在附图中的流程图和框图所对应的描述中，不同的方框所对应的操作或步骤也可以以不同于描述中所披露的顺序发生，有时不同的操作或步骤之间不存在特定的顺序。例如，两个连续的操作或步骤实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这可以依所涉及的功能而定。框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。