三维cmos与分子开关器件的混合集成电路结构的制作方法

文档序号:7236838阅读:203来源:国知局
专利名称:三维cmos与分子开关器件的混合集成电路结构的制作方法
技术领域
本发明涉及微电子学与分子电子学中的纳米电路结构技术领域,尤其 涉及一种三维CMOS与分子开关器件的混合集成电路结构。
背景技术
随着大规模集成电路的特征尺寸进入到纳米级,传统的硅基集成电路 技术面临挑战,新材料及新结构的研究成为热点,纳电子学分支之一的分 子电子器件正在蓬勃发展。
基于双稳态开关特性的交叉分子电子器件(Chen Y, Jung G Y, Ohlberg D A A et al. Nanotechnology, 2003, 14:462)是目前分子电子器件的主要结构 之一,受到广泛关注。交叉分子电子器件是一种两端器件,与传统的三端 器件晶体管不同。采用何种电路结构才能充分利用交叉分子电子器件的优
点, 一直是科学家研究的热点。
将交叉分子电子器件与CMOS器件集成在一起的CMOL混合集成电 路结构(Likharev, K,K., and Strukov, D.: 'CMOL: devices, circuits, and architectures', in G, Cuniberti, et al. 'Introduction to molecular electronics' (Springer, Berlin, 2005), pp. 447477),由于其综合CMOS器件可靠性高与 分子电子器件集成度高的优点,在未来的分子电路方面有着很高的应用潜 力。
在传统的二维CMOL结构中,分子开关器件的上下电极全部通过通 孔与CMOS器件连接。如图1所示,图1为传统二维CMOS与分子开关 器件的混合集成电路结构的示意图;其中,连接CMOS器件与分子开关器 件上下电极的通孔不在同一平面上,制备难度很大。由于分子开关器件的 上下电极不在同一个平面上,所以如何制备这些通孔以及如何避免通孔与 上下电极间的影响, 一直没有很好的解决。
所以有必要研究新的电路结构以及制备方法来解决这些问题。

发明内容
(一) 要解决的技术问题
有鉴于此,本发明的主要目的在于提供一种三维CMOS与分子开关器 件的混合集成电路结构,以避免不在同一平面上的通孔与上下电极之间的 影响,并简化制作工艺,提高电路的集成度。
(二) 技术方案
为达到上述目的,本发明的技术方案是这样实现的
一种三维CMOS与分子开关器件的混合集成电路结构,该结构从上至 下依次由顶层CMOS器件、分子开关器件和底层CMOS器件连接而成; 所述顶层CMOS器件通过通孔与分子开关器件上电极连接,底层CMOS 器件通过通孔与分子开关器件下电极连接,所述顶层CMOS器件与底层 CMOS器件键合连接在一起。
上述方案中,所述顶层CMOS器件包含一个反相器及两个输入输出控 制晶体管,通过两个通孔分别与分子开关器件上电极连接,形成顶层芯片 组。
上述方案中,所述分子开关器件的上下电极成一定角度交叉,中间夹 有具有开关特性的分子材料,该分子材料与上下电极形成分子开关器件。
上述方案中,所述分子开关器件为基于双稳态开关材料的交叉结构两 端器件。
上述方案中,所述底层CMOS器件包含一个反相器及两个输入输出控 制晶体管,通过两个通孔分别与分子开关器件下电极连接,形成底层芯片 组。
上述方案中,所述顶层CMOS器件、分子开关器件、底层CMOS器 件三者互连实现混合集成电路功能。
(三) 有益效果 从上述技术方案可以看出,本发明具有以下有益效果
1、本发明提供的这种三维CMOS与分子开关器件的混合集成电路结 构,将分子开关器件的上下电极分别与顶层及底层CMOS器件连接,然后通过键合连接在一起,中间夹有具有开关特性的分子层,避免了不在同一 平面上的通孔与上下电极的影响,同时将电路集成度提高了一倍,具有较 高的创新意义及实用价值。
2、 本发明提供的这种三维CMOS与分子开关器件的混合集成电路结 构,与之前二维的CMOL电路,有效地简化了制备工艺,同时提高了集 成度,具有工艺简单、集成度高等优点。
3、 本发明提供的这种三维CMOS与分子开关器件的混合集成电路结 构,降低了工艺难度,并重复利用了分子开关器件的高集成度,将混合电 路的集成度提高很多倍。
4、 本发明提供的这种三维CMOS与分子开关器件的混合集成电路结 构,与CMOS FPGA电路结构相比,三维CMOL结构集成度提高了 16倍, 速度提高1.4倍。
5、 本发明提供的这种三维CMOS与分子开关器件的混合集成电路结 构,在纳米电子学与分子电子学等方面有着广泛的应用前景。


图1为传统二维CMOS与分子开关器件的混合集成电路结构的示意 图;其中,连接CMOS器件与分子开关器件上下电极的通孔不在同一平面 上,制备难度很大;
图2为本发明提供的三维CMOS与分子开关器件的混合集成电路结构 的示意图;其中,分子开关器件上下电极分别与顶层及底层CMOS器件连 接,然后键合形成三维结构;
图3为本发明基于三维CMOL的类FPGA结构实施例;其中,图3 一l为一个3D CMOL单元的组成结构;图3—2为采用1.5个3D CMOL 单元实现的NOR门电路。
具体实施例方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实 施例,并参照附图,对本发明进一步详细说明。
本发明提供了一种三维CMOS与分子开关器件(CMOL)的混合集成
5电路,为了降低二维平面CMOL混合集成电路中对通孔以及互连的要求, 简化制备工艺,将分子开关器件中的上下电极分别与上下对应的CMOS 器件相连,形成一种三维结构。
如图2所示,图2为本发明提供的三维CMOS与分子幵关器件的混合 集成电路结构的示意图;其中,分子开关器件上下电极分别与顶层及底层 CMOS器件连接,然后键合形成三维结构。
图2所示的三维CMOS与分子开关器件的混合集成电路结构,从上至 下依次由顶层CMOS器件、分子开关器件和底层CMOS器件连接而成。 所述顶层CMOS器件通过通孔与分子开关器件上电极连接,底层CMOS 器件通过通孔与分子开关器件下电极连接,所述顶层CMOS器件与底层 CMOS器件键合连接在一起。所述顶层CMOS器件、分子开关器件、底 层CMOS器件三者互连实现混合集成电路功能。
所述顶层CMOS器件包含一个反相器及两个输入输出控制晶体管,通 过两个通孔分别与分子开关器件上电极连接,形成顶层芯片组。
所述分子开关器件的上下电极成一定角度交叉,中间夹有具有开关特 性的分子材料,该分子材料与上下电极形成分子开关器件。
所述分子幵关器件为基于双稳态开关材料的交叉结构两端器件。
所述底层CMOS器件包含一个反相器及两个输入输出控制晶体管,通 过两个通孔分别与分子开关器件下电极连接,形成底层芯片组。
以下结合具体的实施例对本发明三维CMOL混合集成电路进一步详 细说明。
图3为本发明基于三维CMOL的类FPGA结构实施例。一个3D CMOL 类FPGA单元包含有8个CMOS晶体管,4个通孔,4个分子开关器件组 成,如图3 — 1所示,图3 — 1为一个3DCMOL单元的组成结构。其中顶 层与底层芯片分别有4个晶体管(2个作为反相器,2个作为输入输出控 制晶体管),中间夹层有4个分子开关器件。通过控制晶体管即可设置4 个分子开关的状态。
利用1.5个这种类FPGA单元,可实现NOR门逻辑功能,如图3—2 所示,图3—2为采用1.5个3D CMOL单元实现的NOR门电路。A、 B为两输入端,F为输出端。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行 了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施例而 已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修 改、等同替换、改进等,均应包含在本发明的保护范围之内。
权利要求
1、一种三维CMOS与分子开关器件的混合集成电路结构,其特征在于,该结构从上至下依次由顶层CMOS器件、分子开关器件和底层CMOS器件连接而成;所述顶层CMOS器件通过通孔与分子开关器件上电极连接,底层CMOS器件通过通孔与分子开关器件下电极连接,所述顶层CMOS器件与底层CMOS器件键合连接在一起。
2、 根据权利要求1所述的三维CMOS与分子开关器件的混合集成电 路结构,其特征在于,所述顶层CMOS器件包含一个反相器及两个输入输 出控制晶体管,通过两个通孔分别与分子开关器件上电极连接,形成顶层 芯片组。
3、 根据权利要求1所述的三维CMOS与分子开关器件的混合集成电 路结构,其特征在于,所述分子开关器件的上下电极成一定角度交叉,中 间夹有具有开关特性的分子材料,该分子材料与上下电极形成分子开关器 件。
4、 根据权利要求1或3所述的三维CMOS与分子开关器件的混合集 成电路结构,其特征在于,所述分子开关器件为基于双稳态开关材料的交 叉结构两端器件。
5、 根据权利要求1所述的三维CMOS与分子开关器件的混合集成电 路结构,其特征在于,所述底层CMOS器件包含一个反相器及两个输入输 出控制晶体管,通过两个通孔分别与分子开关器件下电极连接,形成底层 芯片组。
6、 根据权利要求1所述的三维CMOS与分子开关器件的混合集成电 路结构,其特征在于,所述顶层CMOS器件、分子开关器件、底层CMOS 器件三者互连实现混合集成电路功能。
全文摘要
本发明涉及微电子学与分子电子学中的纳米电路结构技术领域,公开了一种三维CMOS与分子开关器件的混合集成电路结构,该结构从上至下依次由顶层CMOS器件、分子开关器件和底层CMOS器件连接而成;所述顶层CMOS器件通过通孔与分子开关器件上电极连接,底层CMOS器件通过通孔与分子开关器件下电极连接,所述顶层CMOS器件与底层CMOS器件键合连接在一起。利用本发明,避免了不在同一平面上的通孔与上下电极的影响,同时将电路集成度提高了一倍,具有较高的创新意义及实用价值。
文档编号H01L25/16GK101431070SQ20071017693
公开日2009年5月13日 申请日期2007年11月7日 优先权日2007年11月7日
发明者明 刘, 商立伟, 涂德钰, 慰 王, 谢常青 申请人:中国科学院微电子研究所
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1