专利名称：三维立体结构电阻转换存储芯片的制备方法及芯片的制作方法
技术领域：
本发明属于半导体技术领域，涉及一种电阻转换存储芯片的结构和制备方法，尤 其涉及一种三维电阻转换存储芯片制造工艺。
背景技术：
随着半导体技术的发展，器件尺寸进入纳米尺度，集成密度也越来越高，特征尺寸 的极限以及高密度的要求使得半导体器件立体堆叠的三维集成电路成为必然的发展趋势。 三维电路不仅能够大大提高集成度，还能显著降低互连的RC延迟，提高电路速度。存储器是集成电路最主要的应用领域之一。由于市场需求的迅速发展，相变存储 器、电阻随机存储器等电阻转换存储器成为当前研究的热点，它们将是下一代非易失性半 导体存储器的最佳候选。随着存储容量的不断加大和存储单元的不断缩小，对芯片集成度 提出了更高的要求。同时，传统平面结构的存储器因为受到尺寸不断缩小的限制、以及其相 对复杂的结构而逐渐不符合集成电路高密度高集成度的趋势，新的立体结构存储单元逐渐 成为研究热点，立体结构可以使存储器的存储单元密度成倍提升，垂直结构的互连也可以 有效降低RC延迟，提高芯片工作速度。另外，选用合适的堆叠层数，器件的单位成本也会得 到显著降低。三维立体结构电阻转换存储器的工艺过程存在一些挑战。首先需要确保外围电路 和原有平面存储结构性能不退化，这就需要后续工艺温度不能超过40(TC ；其次是多层堆叠 需要考虑到下层电阻转换材料的稳定性问题，例如常用相变材料GeSbTe (GST)在高温下不 稳定且容易挥发；第三要保证足够的键合强度。因此，三维存储器的实现过程中，工艺温度 将是最大的限制，同时要采用简单的方法以最大限度降低工艺复杂程度。在确保可靠性的 基础上最大限度的降低工艺温度，才能有效保证外围电路性能不退化以及相变材料的稳定 性。而传统的Si片键合需要上千度高温退火才能获得需要的键合强度，因此，难以符合制 作三维立体结构电阻转换存储器的要求。因此，如何制备出性能可靠的三维立体结构电阻转换存储器，已成为本领域技术 人员亟待解决的课题。
发明内容
本发明所要解决的技术问题是提供一种采用低温等离子体活化键合和机械减薄 +化学腐蚀自停止的单晶硅薄膜转移技术，实现高速高密度三维立体结构电阻转换存储芯 片的制备。为解决上述技术问题，本发明采用以下技术方案本发明提出了一种三维立体结构电阻转换存储芯片，包括至少一层存储器结构 层，其中，每一层存储器结构层包括包含有字线或位线的半导体基片；处于所述半导体基 片表面的选通管-电阻结构的存储单元阵列，其中，所述存储单元阵列包括用作选通管的 薄膜材料层、和包含有导电层、电阻转换材料层、及导电介质阻挡层在内的多层材料层；以及处于所述存储单元阵列表面的位线或字线层。其中，所述三维立体结构电阻转换存储芯片包含的存储器结构层不超过12层。本发明的三维立体结构电阻转换存储芯片的制备方法包括步骤1)在包含埋氧 层的SOI片表面形成用作选通管的薄膜材料层；幻基于低温等离子体活化键合技术将一包 含字线或位线的半导体基片与包含所述薄膜材料层的SOI片键合；3)将键合后的结构在 400°C以下低温进行退火处理，以加强键合强度；4)将退火处理后的结构的半导体基底表 面形成保护层后，再利用SOI片的埋氧层作为腐蚀停止层，使用先机械减薄再腐蚀的方式 在100°C以下实现所述薄膜材料层的转移；5)将已实现所述薄膜材料层转移的结构的表面 进行平坦化处理后，在所述薄膜材料层比表面形成包含导电层、电阻转换材料层、及导电介 质阻挡层在内的多层材料层；6)将具有多层材料层的结构进行图形化光刻和刻蚀，以形成 选通管-电阻结构的存储单元阵列；以及7)在所述存储单元阵列表面进行位线或字线的制 作，以形成一层垂直结构的选通管-电阻结构存储单元阵列。其中，所述的三维电阻转换存储芯片的制备方法还包括在所形成的垂直结构的 选通管-电阻结构存储单元阵列表面依序重复步骤1)至7)，以获得至少两层垂直结构的选 通管-电阻结构存储单元阵列。较佳的，所形成的垂直结构的选通管-电阻结构存储单元 阵列层数不超过12层。其中，所述步骤1)中，形成所述薄膜材料层的方式可包括掺杂外延、杂质热扩散 或者离子注入杂质；所述步骤1)还可包括杂质激活步骤等；所形成的选通管可以为PN结
二极管或肖特基二极管等。其中，所述半导体基片可以为包含外围电路的基片，或者为包含外围电路和平面 存储结构的基片；所述平面存储结构可以为随机存储器的结构其中，步骤幻可以包括步骤(1)对所述半导体基片与包含所述薄膜材料层的SOI 片进行清洗；(2)将清洗后半导体基片和SOI片表面进行低温等离子体活化处理；和(3)将 活化处理后的结构使用兆声去离子水清洗和甩干；活化处理所用的等离子体可以是产生自 N2气、Ar气、O2气、或H和He的混合气体，活化气压在0. Imbar到Imbar之间，活化功率在 IOff到200W之间。其中，所述步骤3)中，所使用的温度范围在100°C到400°C之间，退火时间在10分 钟到12小时之间。其中，所述步骤4)中形成的保护层的材料可以为Si3N4层或者S^2 ；所述步骤4) 可以包括步骤(1)在形成保护层后，使用机械减薄法去除所述SOI片的大部分体硅层；(2) 以埋氧层为作为腐蚀停止层，采用化学腐蚀法将残余的体硅去除以露出埋氧层；和(3)使 用稀释的氢氟酸溶液或者氟化铵腐蚀液去除埋氧层，以露出所述薄膜材料层；所述化学腐 蚀法可以为湿法腐蚀，腐蚀液选用四甲基氢氧化氨(TMAH)或者30%-70%的KOH溶液，腐 蚀温度在30°C -80°C之间。其中，所述导电层为单层或多层结构，各层的材料可以为W、Ti、TiN、或者W、Ti、及 TiN的合金；所述电阻转换材料可以为相变存储材料、电阻随机存储材料、铁电存储材料以 及Sb基电阻转换存储材料中的一种或多种；所述导电介质阻挡层为一层或多层结构，各层 的材料可以为W、Ti、TiN、或者W、Ti、及TiN的合金。其中，在所述步骤6)中，对导电介质阻挡层、电阻转换材料层、导电层以及选通管材料层可同时刻蚀，实现自对准工艺；所述存储单元的尺寸为80nm到0. 25μπι之间。其中，在步骤7)的位线或字线的制作中，采用的绝缘材料可以为Si02、BPSG、 Si3N4、或者低k介质材料，形成的绝缘绝缘介质层厚度在IOOnm到2 μ m之间；制作位线或字 线为单层或多层结构，各层的材料可以为重掺杂半导体材料、半导体金属合金、Ti、W、Cu、 Al、或者Ti、W、Cu、及Al的合金。本发明的有益效果在于本发明提出的多层堆叠的电阻转换存储器的制造方法， 不仅能够使工艺与电阻转换存储器工艺兼容，而且通过可靠键合面积的增强，使键合后的 器件结构具有良好的可靠性和较少的缺陷，有望在多层堆叠中获得大规模的应用。
图1(a)至图l(i)为本发明的三维电阻转换存储芯片的制备方法制备一层电阻转 换存储单元阵列的流程图；图2(a)至图2(h)为本发明的三维电阻转换存储芯片的制备方法制备二层电阻转 换存储单元阵列的流程图；图3为本发明的三维电阻转换存储芯片的制备方法制备的二层电阻转换存储单 元阵列示意图；所有示意图均为了说明制造工艺，其中所画的尺寸和比例并非实际的尺寸和比 例。
具体实施例方式本发明的三维电阻转换存储芯片包括至少一层电阻转换存储单元阵列结构，其 中，每一层电阻转换存储单元阵列结构包括包含有字线或位线的半导体基片；处于所述 半导体基片表面的选通管-电阻结构的存储单元阵列，其中，所述存储单元阵列包括用作 选通管的薄膜材料层、和包含有导电层、电阻转换材料层、及导电介质阻挡层在内的多层材 料层；以及处于所述存储单元阵列表面的位线或字线层等。以下将结合附图详细描述所述 三维电阻转换存储芯片的制备方法。实施例一本发明揭示了一种在基底上堆叠一层电阻转换存储单元阵列的制造工艺流程，包 括如下步骤1、首先，如图1(a)所示，所述半导体基片包括半导体衬底1、处于所述半导体衬 底1上的外围电路层2、绝缘介质层4、及嵌入在绝缘介质层4中的字线结构3，其沿AA’方 向的投影示意图如图1(b)所示。本领域技术人员应该理解，半导体基片的结构并非以此为 限，例如，嵌入在绝缘介质层4中的可以是位线，再例如，半导体基片还可以包含外围电路 和平面存储结构等等。2、在包含埋氧层17的SOI片表面形成用作选通管的薄膜材料层6，例如，如果选通 管为PN结二极管(D)，相应的，薄膜材料层6即二极管层，可采用离子注入或者掺杂外延等 方式来形成，可将整体PN层厚度控制在1微米以内，而掺杂浓度可以根据二极管性能参数 进行调节。不过，本领域技术人员应该理解，选通管并非以PN结二极管为限，例如还可以采 用肖特基二极管等。
3、如图1(c)中所示，将包含有外围电路的半导体基片与包含PN结二极管结构层6 的SOI片键合。键合前的清洗工艺中，SOI片采用丙酮超声+乙醇超声+RC1+RC2的标准清 洗工艺，而含有字线的半导体基片则仅仅使用丙酮和乙醇等有机溶剂超声清洗，避免酸碱 的对字线造成腐蚀破坏；然后采用低温等离子体活化键合技术，在键合前，对清洗后即将键 合的半导体基片和SOI片表面进行低温等离子体活化处理，所用等离子体可产生自N2气、 Ar气、O2气、或H和He的混合气体等，活化功率可根据基片和SOI片情况在IOW到200W之 间选择；活化时间可以从5秒到60秒之间选择。活化之后使用兆声去离子水清洗和甩干， 随后进行预键合。4、将键合后的结构在400°C以下低温进行退火处理。在本实施例中，键合后的结构 先在200°C进行2个小时的低温退火，再升温至300°C进行1个小时的低温退火，以加强键
合强度。5、随后，先将退火处理后的结构的半导体基底的背面沉积致密的保护层，例如 Si3N4层或者3102层，然后使用机械减薄以及粗抛工艺，去除SOI片的大部分半导体基底18， 之后利用SOI片的埋氧层17作为腐蚀停止层，采用化学腐蚀法将残余的体硅去除。作为一 种优选，可以采用湿法腐蚀，腐蚀温度可在30°C -80°C之间，腐蚀液可选用四甲基氢氧化氨 (TMAH)或者30% -70%的KOH溶液。在本实施例中，将已键合的结构放在温度为40°C -70°C 的恒温水浴锅里，使用30% -60%的KOH溶液对SOI片残余的半导体基底18进行腐蚀，直 至腐蚀停止在埋氧层17，露出光亮的SiO2面，然后使用稀释的HF溶液或者氟化铵腐蚀液去 除原SOI片的埋氧层17，从而完成PN结层6的转移，所得的结构如图1 (d)中所示。6、将将已实现PN结层6转移的结构的表面进行平坦化处理(即抛光)后，在PN结 层6上依次沉积导电层8、电阻转换材料层7、导电介质阻挡层9等多层材料层，如图1 (e)中 所示。其中，所述导电层8可以为单层或多层结构，各层所用的材料可以为W、Ti、TiN、或者 W、Ti、及TiN的合金等；所述电阻转换材料层7可以为相变存储材料、电阻随机存储材料、铁 电存储材料以及Sb基电阻转换存储材料中的一种或多种；所述导电介质阻挡层9可以为一 层或多层结构，各层的材料为W、Ti、TiN、或者W、Ti、及TiN的合金等。在本实施例中，导电 层8采用W材料，电阻转换材料层7采用相变材料GST，导电介质阻挡层9采用TiN材料。7、将具有多层材料层的结构进行图形化光刻和刻蚀，形成选通管-电阻结构存储 单元阵列6-9，如图1 (f)所示；每个存储单元的尺寸可以在SOnm到2 μ m之间不等。8、在所述存储单元阵列表面进行位线或字线的制作，例如，包括沉积介质层(如 SiO2) 5，并使用CMP进行平坦化处理，且使单元阵列上方保留一定厚度的介质层，如图1(g) 所示；随后，如图1(h)所示，再使用光刻和刻蚀在介质层中开槽直到存储单元上方，填入导 电材料(以选择金属钨为例)作为位线或字线10，并使用CMP平坦化处理，形成第一层垂直 结构的选通管-电阻存储单元阵列的三维堆叠。所形成的结构沿BB’方向的投影示意图如 图l(i)所示，字线3和位线10呈现异面交叉结构。需要说明的是，如果标号3表示位线，相应的，标号10就表示字线。实施例二本实施例与实施例一的不同之处在于，所制备的三维电阻转换存储芯片中，包含 的选通管为肖特基二极管，而非PN结二极管，由此使得薄膜材料层6的制作大大简化。艮口， 在SOI片顶层制备薄膜材料层6时，仅需要较低的单一的掺杂即可，但需要在薄膜材料层6的下表面(也就是将要和半导体基片键合的表面)形成重掺杂层以保证其和半导体基片中 的字线有良好的欧姆接触，所以，如果薄膜材料层6选用浓度为低于IeiecnT3的P(或者N) 型掺杂，则需要在其下表面(将要和半导体基片键合的表面)形成大于lelQcm—3的P (或者 N)型重掺杂；进而，在薄膜材料层6上形成导电层8时，导电层8的材料需要采用能够和薄 膜材料层6形成肖特基二极管的导电材料，例如，可以选用金属，或者金属氧化物或者金属 硅化物等。实施例三本实施例与实施例二的不同之处在于，所形成的选通管，即肖特基二极管的结构 不同。在实施例二中，薄膜材料层6的下表面((也就是将要和半导体基片键合的表面)形 成重掺杂层，而本实施例中，在形成薄膜材料层6(其也为较低的单一的掺杂)时，需要在 SOI片的埋氧层与顶层Si的界面处，形成重掺杂Si层，以保证转移后形成的薄膜材料层6 和导电层8形成良好的欧姆接触。例如，依照字线3所用的材料，薄膜材料层可以选择浓度为低于leiecm—3的P(或 者N)型掺杂，则需要在紧邻SOI片的埋氧层界面上方Si层形成大于lel9CnT3的P (或者N) 型重掺杂。实施例四本发明揭示了一种在半导体基底上堆叠多层电阻转换存储单元阵列的制造工艺 流程，包括如下步骤1、如实施例一所示的制备过程，首先在半导体基片19具有的平面存储层20上的 绝缘介质层22中，形成嵌入式的字线结构21，之后通过低温键合以及利用SOI片特性的低 温腐蚀自停止转移工艺获得薄膜材料层的堆叠，再通过沉积导电层、电阻转换存储材料、导 电介质阻挡层，并经过图形化光刻和刻蚀，形成选通管04)-电阻单元05、沈、27)结构阵 列，并通过绝缘介质23填入和平坦化以及开槽刻蚀和填入重掺杂Si层形成位线观。2、接着，在又一 SOI片顶层形成用作选通管的薄膜材料层四，如果选通管采用肖 特基二极管(D)，则薄膜材料层四可以为轻掺杂Si层，但本领域技术人员应该理解，选通管 并不限于肖特基二极管，也可以采用其他选通管类型，例如PN结二极管等。在本实施例中， 所述轻掺杂Si层的形成可采用离子注入或者热扩散掺杂方式，整体轻掺杂层厚度应在1微 米以内，掺杂浓度可以根据二极管性能参数进行调节。3、接着，如图2(b)中所示，将已经堆叠了一层电阻转换存储单元阵列的结构与 包含轻掺杂Si层的SOI片键合。键合前的清洗工艺中，SOI片采用丙酮超声+乙醇超声 +RC1+RC2的标准清洗工艺，而已堆叠一层电阻转换存储单元阵列的结构则仅仅使用丙酮和 乙醇等有机溶剂超声清洗，避免酸碱的对导电材料以及电阻转换存储材料造成腐蚀破坏； 然后采用低温等离子体活化键合技术，在键合前，对清洗后即将键合的两结构表面进行低 温等离子体活化处理，所用等离子体产生自N2或者02，活化功率根据两结构情况在IOW到 200W之间选择；活化时间可以从5秒到60秒之间选择。活化之后使用兆声去离子水清洗 和甩干，随后进行预键合。4、接着，将键合后的结构在400°C以下低温进行退火处理，例如，先在150°C进行3 个小时的低温退火，再升温至250°C进行1个小时的低温退火，以加强键合强度。5、接着，将经过退火处理的结构的半导体基底19背面沉积致密的保护层，如Si3N4层或者SiO2层，然后使用机械减薄以及粗抛工艺，去除SOI的大部分衬底31，之后利用SOI 片的埋氧层30作为腐蚀停止层，在温度为70°C的恒温水浴锅里，使用60%的KOH溶液对 SOI片残余的衬底31进行腐蚀，直至腐蚀停止在埋氧层30，露出光亮的SW2面，然后使用 稀释的氟化铵溶液去除原SOI的埋氧层，从而完成轻掺杂Si层的转移，所得结构如图2(c) 中所示。6、接着，将完成轻掺杂Si层的转移的结构经过抛光后，依次沉积导电层金属 32 (以Ti为例)、电阻转换材料层33 (以电阻随机存储材料金属氧化物为例)、导电介质阻 挡层34(以TiN为例)等多层材料层，如图2(d)中所示。7、接着，将具有多层材料层的结构进行图形化光刻和刻蚀，形成选通管-电阻结 构存储单元阵列(四、32-34)，如图2(e)所示；每个存储单元的尺寸可以在SOnm到2 μ m之 间不等。8、接着，在选通管-电阻结构存储单元阵列表面沉积低k介质层35，并使用CMP进 行平坦化处理，在存储单元阵列上方保留一定厚度的介质层，如图2(f)所示。9、接着，如图2(g)所示，使用光刻和刻蚀在低k介质层中开槽直到存储单元阵列 上方，填入导电材料，例如，硅化钨，作为第二层字线36，并使用CMP平坦化处理，形成第二 层垂直结构的选通管-电阻存储单元阵列的三维堆叠，所形成的结构沿CC’方向的投影示 意图如图2(h)所示，字线和位线呈现异面交叉结构。实施例五实施例五与实施例四的不同之处在于在实现两层电阻转换存储单元阵列的堆叠后，可再继续重复工艺，制备三层至 十二层的多层堆叠，实现真正超高速超高密度存储。三层电阻转换存储单元阵列示意图如 图3所示，即在第二层字线36上再堆叠选通管-电阻结构存储单元阵列41-44，随后形成介 质层45，再在介质层45中嵌入第三层字线46。需要说明的是，各层的电阻转换存储单元阵 列中，各自所使用的导电材料、电阻转换存储材料、介质材料分别可以使用相同的材料，也 可以使用不同的材料，以成功实现存储性能为佳。综上所述，本发明的三维电阻转换存储芯片的制备方法由于采用低温等离子体活 化键合技术，可以较低的温度(彡400°C)退火即可获得可支撑后续工艺的键合强度；在PN 结外延层转移方面，背面减薄+化学腐蚀自停止的工艺既避免了单纯背面减薄工艺的控制 难、误差大等缺点，又避免了单纯使用化学腐蚀自停止工艺的耗时长、背面保护难等问题； 和注H剥离相比，则避免了离子注入引起的晶格损伤问题。更重要的是，薄膜转移工艺可以 在室温到低于70°C的温度下完成，并且保持了选通管材料层的均勻性和晶格完整性。本发 明还包含了某些方面的优势，比如和直接在基底上沉积材料形成选通管相比，本发明还可 以实现高开关比的单晶硅选通管，且避免了较为复杂硅通孔(TSV)工艺。这里本发明的描述和应用是说明性的，并非想将本发明的范围限制在上述实施例 中。这里所披露的实施例的变形和改变是可能的，对于那些本领域的普通技术人员来说实 施例的替换和等效的各种部件是公知的。本领域技术人员应该清楚的是，在不脱离本发明 的精神或本质特征的情况下，本发明可以以其他形式、结构、布置、比例，以及用其他基底、 材料和部件来实现。在不脱离本发明范围和精神的情况下，可以对这里所披露的实施例进 行其他变形和改变。
权利要求
1.一种三维电阻转换存储芯片的制备方法，其特征在于，包括以下步骤1)在包含埋氧层的SOI片表面形成用作选通管的薄膜材料层；2)基于低温等离子体活化键合技术将一包含字线或位线的半导体基片与包含所述薄 膜材料层的SOI片键合；3)将键合后的结构在400°C以下低温进行退火处理，以加强键合强度；4)将退火处理后的结构的半导体基底表面形成保护层后，再利用SOI片的埋氧层作为 腐蚀停止层，使用先机械减薄再腐蚀的方式在100°C以下实现所述薄膜材料层的转移；5)将已实现所述薄膜材料层转移的结构的表面进行平坦化处理后，在所述薄膜材料层 表面形成包含导电层、电阻转换材料层、及导电介质阻挡层在内的多层材料层；6)将具有多层材料层的结构进行图形化光刻和刻蚀，以形成选通管-电阻结构的存储 单元阵列；7)在所述存储单元阵列表面进行位线或字线的制作，以形成一层垂直结构的选通 管-电阻结构存储单元阵列。
2.按照权利要求1所述的三维电阻转换存储芯片的制备方法，其特征在于还包括在 所形成的垂直结构的选通管-电阻结构存储单元阵列表面依序重复步骤1)至7)，以获得至 少两层垂直结构的选通管-电阻结构存储单元阵列。
3.按照权利要求2所述的三维电阻转换存储芯片的制备方法，其特征在于依序重复 步骤1)至7)的重复次数不超过11次。
4.按照权利要求1所述的三维电阻转换存储芯片的制备方法，其特征在于所述步骤 1)中，形成所述薄膜材料层的方式包括掺杂外延、杂质热扩散或者离子注入杂质。
5.按照权利要求4所述的三维电阻转换存储芯片的制备方法，其特征在于所述步骤 1)包括杂质激活步骤。
6.按照权利要求1或4或5所述的三维电阻转换存储芯片的制备方法，其特征在于 所形成的选通管为PN结二极管或肖特基二极管。
7.按照权利要求1所述的三维电阻转换存储芯片的制备方法，其特征在于所述半导 体基片为包含外围电路的基片，或者为包含外围电路和平面存储结构的基片。
8.按照权利要求7所述的三维电阻转换存储芯片的制备方法，其特征在于所述平面 存储结构为随机存储器的结构。
9.按照权利要求1所述的三维电阻转换存储芯片的制备方法，其特征在于在步骤2) 中包括步骤(1)对所述半导体基片与包含所述薄膜材料层的SOI片进行清洗；(2)将清洗后半导体基片和SOI片表面进行低温等离子体活化处理；(3)将活化处理后的结构使用兆声去离子水清洗和甩干。
10.按照权利要求9所述的三维电阻转换存储芯片的制备方法，其特征在于活化处理 所用的等离子体是产生自N2气、Ar气、O2气、或H和He的混合气体，活化气压在0. Imbar到 Imbar之间，活化功率在IOW到200W之间。
11.按照权利要求1所述的三维电阻转换存储芯片的制备方法，其特征在于所述步骤 3)中，所使用的温度范围在100°C到400°C之间，退火时间在10分钟到12小时之间。
12.按照权利要求1所述的三维电阻转换存储芯片的制备方法，其特征在于所述步骤4)中形成的保护层的材料为Si3N4层或者Si02。
13.按照权利要求1或12所述的三维电阻转换存储芯片的制备方法，其特征在于所 述步骤4)包括(1)在形成保护层后，使用机械减薄法去除所述SOI片的大部分体硅层；(2)以埋氧层为作为腐蚀停止层，采用化学腐蚀法将残余的体硅去除以露出埋氧层；(3)使用稀释的氢氟酸溶液或者氟化铵腐蚀液去除埋氧层，以露出所述薄膜材料层。
14.按照权利要求13所述的三维电阻转换存储芯片的制备方法，其特征在于所述化 学腐蚀法为湿法腐蚀，腐蚀液选用四甲基氢氧化氨(TMAH)或者30%-70%的KOH溶液，腐 蚀温度在30°C -80°C之间。
15.按照权利要求1所述的三维电阻转换存储芯片的制备方法，其特征在于所述导电 层为单层或多层结构，各层的材料为W、Ti、TiN、或者W、Ti、及TiN的合金；所述电阻转换材 料为相变存储材料、电阻随机存储材料、铁电存储材料以及Sb基电阻转换存储材料中的一 种或多种；所述导电介质阻挡层为一层或多层结构，各层的材料为W、Ti、TiN、或者W、Ti、及 TiN的合金。
16.按照权利要求1所述的三维电阻转换存储芯片的制备方法，其特征在于在所述步 骤6)中，对导电介质阻挡层、电阻转换材料层、导电层以及选通管材料层同时刻蚀，实现自 对准工艺；所述存储单元的尺寸为80nm到0. 25 μ m之间。
17.按照权利要求1所述的三维电阻转换存储芯片的制备方法，其特征在于在步骤7) 的位线或字线的制作中，采用的绝缘材料为Si02、BPSG、Si3N4、或者低k介质材料，形成的绝 缘介质层厚度在IOOnm到2μπι之间；制作位线或字线为单层或多层结构，各层的材料为 重掺杂半导体材料、半导体金属合金、Ti、W、Cu、Al、或者Ti、W、Cu、及Al的合金。
18.—种三维电阻转换存储芯片，其特征在于包括至少一层电阻转换存储单元阵列 结构，其中，每一层电阻转换存储单元阵列结构包括包含有字线或位线的半导体基片；处于所述半导体基片表面的选通管-电阻结构的存储单元阵列，其中，所述存储单元 阵列包括用作选通管的薄膜材料层、和包含有导电层、电阻转换材料层、及导电介质阻挡 层在内的多层材料层；以及处于所述存储单元阵列表面的位线或字线层。
19.按照权利要求18所述的三维电阻转换存储芯片，其特征在于包括不超过12层存储器结构层。
全文摘要
本发明涉及到一种三维立体结构电阻转换存储芯片的制备方法及芯片。该方法中采用室温等离子体活化键合技术将已含有外围电路层、或者同时含有外围电路和平面存储结构层的基片与包含用作选通管的薄膜材料层的SOI片键合；利用不高于400℃低温退火增强键合强度，并使用机械减薄和化学腐蚀的方法实现低温下薄膜材料层转移；然后沉积电阻转换存储材料和导电薄膜，再经过光刻、刻蚀以及化学机械抛光等工艺，获得立体的选通管-电阻存储单元阵列。重复实施上述过程即可实现立体多层结构的电阻存储阵列，本发明中利用等离子体活化室温键合技术可以避免已有电路结构以及下层电阻存储单元因高温而产生的性能退化，因而该工艺适用于高速高密度存储芯片的开发。
文档编号H01L21/98GK102064134SQ20101057245
公开日2011年5月18日 申请日期2010年12月3日 优先权日2010年12月3日
发明者刘卫丽, 刘旭焱, 宋志棠, 张挺, 成岩, 杜小峰, 顾怡峰 申请人:中国科学院上海微系统与信息技术研究所