多层式电感器的制造方法
多层式电感器的制造方法
【专利摘要】本发明提供了一种多层式电感器，包括：多层主体，在该多层主体中层压有包括内部导体图案的多个板；保护层，作为多层主体的顶面和底面而形成，其中，在长度方向上进行切割之后，在其宽度-厚度方向上截取的多层主体的横截面中，当作为多层主体的顶面而形成的保护层的厚度为Tc且作为多层主体的底面而形成的保护层的厚度为Bc时，满足0.1≤Tc/Bc≤1.5。
【专利说明】多层式电感器
[0001]相关申请的交叉引用
[0002]本申请要求于2012年5月31日在韩国知识产权局提交的韩国专利申请N0.10-2012-0058728的优先权，将其公开内容通过引证结合于此。
【技术领域】
[0003]本发明涉及一种多层式电感器(mult1-layer type inductor)。
【背景技术】
[0004]电感器(多层芯片电子零件)是用在与电阻器和电容器共同组成电子电路、并消除噪音或组成LC谐振电路的零件中的代表性无源器件。
[0005]根据其结构，这样的电感器可分为绕组式电感器和多层式电感器，绕组式电感器通过将线圈缠绕或印刷(print)在铁氧体磁芯上且然后在其两端上形成电极来制造，多层式电感器通过将内部电极印刷 在磁层或绝缘层上且然后层压具有印刷在其上的内部电极的多个磁层或绝缘层来制造。
[0006]同时，多层式电感器趋于最近比较流行并且如上所述具有多层结构，在该多层结构中层压有具有形成在其上的内部电极的多个磁层或绝缘层。内部电极通过形成在每层上的过孔电极(via electrode)顺序连接,并通常形成线圈结构,从而实现诸如目标电感或阻抗的期望特性。
[0007]为了实现多层式电感器所期望的诸如电感或阻抗的特性，内部电极和外部电极应彼此电连接。这样的连接是否稳定是决定多层式电感器的性能的一个重要因素。
[0008]但是，由于通常追求小型轻薄的多层式电感器，即便在多层式电感器按照设计来制造的情况下，因此内部电极和外部电极之间的连接可能不牢固，这可能引起分层现象、连接失败等。
[0009]也就是，产品的尺寸缩小得越多，产品的性能劣化得越厉害，特别地，质量将不可避免地劣化。将质量用作表示产品的性能的指标，通常被称为Q特性。
[0010]【现有技术文献】
[0011](专利文献I)日本专利特许公开公布N0.2006-148027。
【发明内容】
[0012]本发明的一方面提供了一种具有令人满意的Q特性的多层式电感器。
[0013]根据本发明的一方面，提供了一种多层式电感器，包括:多层主体，在该多层主体中层压有包括内部导体图案的多个板；以及保护层，作为多层主体的顶面和底面而形成，其中，在长度方向的中央部中进行切割之后，在宽度-厚度方向上截取的多层主体的横截面中，当作为多层主体的顶面而形成的保护层的厚度为Tc且作为多层主体的底面而形成的保护层的厚度为Be时，满足0.1 ( Tc/Bc ( 1.5。
[0014]在多层主体的横截面中，可满足0.3 ( Tc/Bc < 1.3。[0015]在多层主体的横截面中，当形成在相同层上的内部导体图案之间的宽度为We且多层主体的宽度为Wt时，满足0.2≤we/wt≤ 0.7。
[0016]在多层主体的横截面中，可满足0.3≤we/wt≤ 0.6。
[0017]在多层主体的横截面中，当内部导体图案的厚度为Te —个内部导体图案与另一相邻内部导体图案之间的厚度为Ts时，可满足0.5 ≤ Ts/Te2.00
[0018]在多层主体的横截面中，可满足0.7 < Ts/Te < 1.8。
[0019]形成在多个板上的内部导体图案可彼此连接以形成单个线圈，并且可在层压方向上通过过孔电极彼此电连接。
[0020]根据本发明的另一方面，提供了一种多层式电感器，包括:多层主体，在该多层主体中层压有包括内部导体图案的多个板；以及保护层，作为多层主体的顶面和底面而形成，其中，在长度方向的中央部中进行切割之后，在宽度-厚度方向上截取的多层主体的横截面中，当形成在相同层上的内部导体图案之间的宽度为We且多层主体的宽度为Wt，满足0.2 ≤ ffe/fft ≤ 0.7。
[0021]在多层主体的横截面中，可满足0.3≤ ffe/fft ≤ 0.6ο
[0022]在多层主体的横截面中，当内部导体图案的厚度为Te —个内部导体图案与另一相邻内部导体图案之间的厚度为Ts时，可满足0.5 < Ts/Te ≤2.00
[0023]在多层主体的横截面中，可满足0.7 ≤ Ts/Te ≤ 1.8。
[0024]形成在多个板上的内部导体图案可彼此连接以形成单个线圈，并且可在层压方向上通过过孔电极彼此电连接。
[0025]根据本发明的另一方面，提供了一种多层式电感器，包括:多层主体，在该多层主体中层压有包括内部导体图案的多个板；以及保护层，作为多层主体的顶面和底面而形成，其中，在长度方向的中央部中进行切割之后，在宽度-厚度方向上截取的多层主体的横截面中，当作为多层主体的顶面而形成的保护层的厚度为Tc、作为多层主体的底面而形成的保护层的厚度为Be、形成在相同层上的内部导体图案之间的宽度为We、多层主体的宽度为Wt、内部导体图案的厚度为Te、且一个内部导体图案与另一相邻内部导体图案之间的厚度为 Ts 时，满足 0.1 ≤ Tc/Bc ≤ 1.5，0.2 ≤ ffe/fft ≤0.7，并且 0.5≤Ts/Te≤ 2.0。
【专利附图】
【附图说明】
[0026]从以下结合附图进行的详细说明中，本发明的上述和其他方面、特征以及其他优点将变得更明显，其中:
[0027]图1是根据本发明的一实施例的多层式电感器的透视图；
[0028]图2是根据本发明的一实施例的多层式电感器的分解透视图；
[0029]图3是沿着图1中的线A-A’截取的横截面图。
【具体实施方式】
[0030]在下文中，将参考【专利附图】
【附图说明】本发明的示例性实施例。但是，本发明可体现为不同的形式且不应被理解为限于本文中所陈述的实施例。相反地，提供这些实施例以使本公开将是全面完整的，并向本领域的技术人员充分传达本发明的概念。在附图中，为了清晰起见，可能放大元件的形状和尺寸，相同的参考标号在全文中将用于表示相同或类似的元件。[0031]图1是根据本发明的一实施例的多层式电感器的透视图；图2是根据本发明的一实施例的多层式电感器的分解透视图。
[0032]为了明确说明本发明的实施例而定义六面体的方向，图1中的L、W和T分别表示长度、宽度和厚度方向。
[0033]参考图1和2，根据本发明的一实施例的多层式电感器可包括多层主体15和外部电极20。
[0034]多层主体15可通过以下步骤来制造:将内部导体图案40印刷在磁印刷电路基板(magnetic green sheet)60上,层压其上形成有内部导体图案40的磁印刷电路基板60,并且烧结磁印刷电路基板60。
[0035]在本文中，将使用相同的参考标号来说明形成于多个板15a?15j上的内部导体图
案40。
[0036]多层主体15 (其中层压有陶瓷层、磁层、非磁层、或绝缘层的多个板的多层结构)可具有长方体形状或与此类似的形状，并且其中包括内部导体图案40。
[0037]当板15a?15j由磁性物质组成时，可使用铁氧体。尽管铁氧体可根据电子零件所需的磁特性适当地选择，但高电阻率且相对低损耗的铁氧体是优选的。
[0038]更具体地,板15a?15j可使用N1-Zn-Cu基铁氧体并使用介电常数为大约5至大约100的绝缘物质。
[0039]而且，当板15a?15j由非磁性绝缘物质组成时，因此可使用包括硅酸锆、锆酸钾、锆等的陶瓷材料。
[0040]而且，当多层式电感器100构造为由磁性物质或非磁性物质形成的陶瓷层时，根据材料选择，可减小线性膨胀系数的差异。
[0041]同时，组成主体15的板15a?15j可包括其上没有形成内部导体图案40的板15a和15j、以及其上形成有内部导体图案40的板15lTl5i。板15lTl5i可包括设置在最高位置中的第一板15b、设置在最低位置中的第二板151、以及设置在第一板15b和第二板15i之间的至少一个或多个内部板15c?15h。
[0042]在本文中，可以未统一地限定内部板15(Tl5h，而是可以根据待实现的电感和阻抗的期望大小以各种方式修改。
[0043]此外,保护板15a和15 j可层压在第一板15b的上面和第二板15i的下面。根据本发明的一实施例，保护板15a和15j可作为用来保护多层式电感器100的内部的保护层。
[0044]在本文中，未具体地限制保护板15a和15 j的材料，保护板15a和15 j可由与其上形成有内部导体图案40的板15lTl5i的材料相同的材料形成。
[0045]内部导体图案40可形成在多个板15b?15i上并在通过层压板15a?15j形成的主体15内形成线圈。
[0046]即，形成在板15a?15j上的内部导体图案40可通过过孔电极150电连接并形成单个线圈，从而实现电感和阻抗。
[0047]在这点上，内部导体图案40可由导体材料形成，并且因此可使用Ag、Pt、Pd、Cu、Au、以及Ni或其合金中的至少一种。
[0048]更具体地，形成在板15lTl5i (其上形成有内部导体图案40)中设置于最高位置中的第一板15b和设置于最低位置中的第二板15i上的内部导体图案40可电连接至形成在主体15的外部表面上的外部电极20。为此，可提供连接电极。
[0049]即，连接电极可包含在形成于第一板15b和第二板15i上的内部导体图案40中并可沿着主体15的边缘延伸。
[0050]外部电极20可形成在外部表面上，即，主体15的两端，并可作为一对外部电极而形成。
[0051]外部电极20可电连接至形成在第一板15b和第二板15i上的内部电极。
[0052]在本文中，外部电极120可使用将主体15浸没在导电膏中的方法、印刷法、沉积法、溅射法等形成。
[0053]在这点上,导电膏可包括银(Ag)、银钮(Ag-Pd)、镍(Ni)或铜(Cu)。
[0054]而且，外部电极20的表面上还可形成镍(Ni)镀层和锡(Sn)镀层。
[0055]图3是沿着图1中的线A-A’截取的横截面图。
[0056]参考图3，在长度方向上的中央部中进行切割之后，在其宽度-厚度方向上截取的多层主体15的横截面中，当作为多层主体15的顶面而形成的保护层的厚度为Tc且作为多层主体15的底面而形成的保护层的厚度为Be时，可满足0.1 ( Tc/Bc ( 1.5。
[0057]在Tc/Bc低于0.1的情况下，内部电极可能暴露。在Tc/Bc超出1.5的情况下，Q特性可能劣化。
[0058]在长度方向上的中央部中进行切割之后，在其宽度-厚度方向上截取的多层主体15的横截面中，当形成在相同层上的内部导体图案40之间的宽度为We且多层主体15的宽度为Wt时，可满足0.2≤ffe/fft ( 0.7。
[0059]在We/Wt低于0.2的情况下，内部电极之间的空间较小，并且因此可能出现短路。在We/Wt超出0.7的情况下，内部电极可能暴露。
[0060]在长度方向上的中央部中进行切割之后，在其宽度-厚度方向上截取的多层主体15的横截面中，当内部导体图案40的厚度为Te且一个内部导体图案40与另一相邻内部导体图案之间的厚度为Ts时，可满足0.5 < Ts/Te ≤2.0ο
[0061]在Ts/Te低于0.5的情况下，内部电极之间的空间较小，并且因此出现短路的可能性高于90%。在Ts/Te超出2.0的情况下，Q特性可能劣化。
[0062]如下制造根据本发明的一实施例的多层式电感器以及比较实例。
[0063]制备通过将包含N1-Zn-Cu基铁氧体粉末的浆料施加至载体膜并使其干燥而制造的多个磁印刷电路基板。
[0064]然后,通过使用丝网(screen)将银(Ag)导电膏施加至磁印刷电路基板而形成导体图案。之后，通过围绕导体图案将铁氧体浆料施加至磁印刷电路基板而形成具有磁印刷电路基板的单个多层载体，以使多层载体形成在与导体图案相同的层上。
[0065]在重复地层压其上形成有导体图案的多层载体的同时，使导体图案电连接以在层压方向上具有线圈图案。在这点上，在磁印刷电路基板上形成过孔电极，以使上导体图案和下导体图案可通过设置在其间的磁印刷电路基板彼此电连接。
[0066]将多层载体在10层至20层的范围内与上保护层和下保护层层压一起，并且在85° C在1000kgf/cm2的压力条件下对此多层结构进行等静压(isostatically press)。将等静压完成的芯片多层结构切割成单个芯片。通过将切割的芯片在空气气氛中在230° C的温度下保持40小时，在切割的芯片上执行粘结剂去除。[0067]然后，在空气气氛中在低于950° C的温度下对切割的芯片进行烧结。之后，通过将用于外部电极的膏施加至主体、烧结、镀敷等形成外部电极。
[0068]下面的表I示出了对于作为多层主体的顶面而形成的保护层的厚度Tc与作为多层主体的底面而形成的保护层的厚度Be之间的比率在Q特性方面本发明的独创性实例和比较实例之间的比较。Q特性在100MHz、500MHz、1000MHz、以及2000MHz下测量。
[0069]【表I】
[0070]
【权利要求】
1.一种多层式电感器,包括: 多层主体，在所述多层主体中层压有包括内部导体图案的多个板；以及 保护层，作为所述多层主体的顶面和底面而形成， 其中，在长度方向上进行切割之后，在所述多层主体的宽度-厚度方向上截取的所述多层主体的横截面中，当作为所述多层主体的所述顶面而形成的所述保护层的厚度为Tc且作为所述多层主体的所述底面而形成的所述保护层的厚度为Be时，满足0.1 ( Tc/Be≤ 1.5。
2.根据权利要求1所述的多层式电感器，其中，在所述多层主体的所述横截面中，满足0.3 ≤ Tc/Bc ( 1.3。
3.根据权利要求1或2所述的多层式电感器，其中，在所述多层主体的所述横截面中，当形成在相同层上的所述内部导体图案之间的宽度为We且所述多层主体的宽度为Wt时，满足 0.2 ^ ffe/fft ≤ 0.7。
4.根据权利要求3所述的多层式电感器，其中，在所述多层主体的所述横截面中，满足0.3 ≤ ffe/fft ( 0.6。
5.根据权利要求1或2所述的多层式电感器，其中，在所述多层主体的所述横截面中，当所述内部导体图案的厚度为Te且一个内部导体图案与另一相邻内部导体图案之间的厚度为Ts时，满足0.5≤ 2.0。
6.根据权利要求5所述的多层式电感器，其中，在所述多层主体的所述横截面中，满足0.7 ≤ Ts/Te ( 1.8。
7.根据权利要求1所述的多层式电感器，其中，形成在所述多个板上的所述内部导体图案彼此连接以形成单个线圈，并通过过孔电极在层压方向上电连接。
8.—种多层式电感器,包括: 多层主体，在所述多层主体中层压有包括内部导体图案的多个板；以及 保护层，作为所述多层主体的顶面和底面而形成， 其中，在长度方向上进行切割之后，在所述多层主体的宽度-厚度方向上截取的所述多层主体的横截面中，当形成在相同层上的所述内部导体图案之间的宽度为We且所述多层主体的宽度为Wt时，满足0.2≤ffe/fft ( 0.7。
9.根据权利要求8所述的多层式电感器，其中，在所述多层主体的所述横截面中，满足0.3 ≤ ffe/fft ( 0.6。
10.根据权利要求8或9所述的多层式电感器，其中，在所述多层主体的所述横截面中，当所述内部导体图案的厚度为Te且一个内部导体图案与另一相邻内部导体图案之间的厚度为Ts时，满足0.5≤Ts/Te ( 2.0。
11.根据权利要求10所述的多层式电感器，其中，在所述多层主体的所述横截面中，满足 0.7 ≤ Ts/Te ( 1.8。
12.根据权利要求8所述的多层式电感器，其中，形成在所述多个板上的所述内部导体图案彼此连接以形成单个线圈，并通过过孔电极在层压方向上电连接。
13.—种多层式电感器,包括: 多层主体，在所述多层主体中层压有包括内部导体图案的多个板；以及 保护层，作为所述多层主体的顶面和底面而形成，其中，在长度方向上进行切割之后，在所述多层主体的宽度-厚度方向上截取的所述多层主体的横截面中，当作为所述多层主体的所述顶面而形成的所述保护层的厚度为Tc、作为所述多层主体的所述底面而形成的所述保护层的厚度为Be、形成在相同层上的所述内部导体图案之间的宽度为We、所述多层主体的宽度为Wt、所述内部导体图案的厚度为Te、且一个内部导体图案与另一相邻内部导体图案之间的厚度为Ts时，满足0.1 ( Tc/Be ≤ 1.5,0.2 ≤ ffe/fft ( 0.7，并且 0.5 ( Ts/Te ( 2.0。
【文档编号】H01F17/00GK103456458SQ201210355244
【公开日】2013年12月18日 申请日期:2012年9月21日 优先权日:2012年5月31日
【发明者】林凤燮 申请人:三星电机株式会社
【专利摘要】本发明提供了一种多层式电感器，包括：多层主体，在该多层主体中层压有包括内部导体图案的多个板；保护层，作为多层主体的顶面和底面而形成，其中，在长度方向上进行切割之后，在其宽度-厚度方向上截取的多层主体的横截面中，当作为多层主体的顶面而形成的保护层的厚度为Tc且作为多层主体的底面而形成的保护层的厚度为Bc时，满足0.1≤Tc/Bc≤1.5。
【专利说明】多层式电感器
[0001]相关申请的交叉引用
[0002]本申请要求于2012年5月31日在韩国知识产权局提交的韩国专利申请N0.10-2012-0058728的优先权，将其公开内容通过引证结合于此。
【技术领域】
[0003]本发明涉及一种多层式电感器(mult1-layer type inductor)。
【背景技术】
[0004]电感器(多层芯片电子零件)是用在与电阻器和电容器共同组成电子电路、并消除噪音或组成LC谐振电路的零件中的代表性无源器件。
[0005]根据其结构，这样的电感器可分为绕组式电感器和多层式电感器，绕组式电感器通过将线圈缠绕或印刷(print)在铁氧体磁芯上且然后在其两端上形成电极来制造，多层式电感器通过将内部电极印刷 在磁层或绝缘层上且然后层压具有印刷在其上的内部电极的多个磁层或绝缘层来制造。
[0006]同时，多层式电感器趋于最近比较流行并且如上所述具有多层结构，在该多层结构中层压有具有形成在其上的内部电极的多个磁层或绝缘层。内部电极通过形成在每层上的过孔电极(via electrode)顺序连接,并通常形成线圈结构,从而实现诸如目标电感或阻抗的期望特性。
[0007]为了实现多层式电感器所期望的诸如电感或阻抗的特性，内部电极和外部电极应彼此电连接。这样的连接是否稳定是决定多层式电感器的性能的一个重要因素。
[0008]但是，由于通常追求小型轻薄的多层式电感器，即便在多层式电感器按照设计来制造的情况下，因此内部电极和外部电极之间的连接可能不牢固，这可能引起分层现象、连接失败等。
[0009]也就是，产品的尺寸缩小得越多，产品的性能劣化得越厉害，特别地，质量将不可避免地劣化。将质量用作表示产品的性能的指标，通常被称为Q特性。
[0010]【现有技术文献】
[0011](专利文献I)日本专利特许公开公布N0.2006-148027。
【发明内容】
[0012]本发明的一方面提供了一种具有令人满意的Q特性的多层式电感器。
[0013]根据本发明的一方面，提供了一种多层式电感器，包括:多层主体，在该多层主体中层压有包括内部导体图案的多个板；以及保护层，作为多层主体的顶面和底面而形成，其中，在长度方向的中央部中进行切割之后，在宽度-厚度方向上截取的多层主体的横截面中，当作为多层主体的顶面而形成的保护层的厚度为Tc且作为多层主体的底面而形成的保护层的厚度为Be时，满足0.1 ( Tc/Bc ( 1.5。
[0014]在多层主体的横截面中，可满足0.3 ( Tc/Bc < 1.3。[0015]在多层主体的横截面中，当形成在相同层上的内部导体图案之间的宽度为We且多层主体的宽度为Wt时，满足0.2≤we/wt≤ 0.7。
[0016]在多层主体的横截面中，可满足0.3≤we/wt≤ 0.6。
[0017]在多层主体的横截面中，当内部导体图案的厚度为Te —个内部导体图案与另一相邻内部导体图案之间的厚度为Ts时，可满足0.5 ≤ Ts/Te2.00
[0018]在多层主体的横截面中，可满足0.7 < Ts/Te < 1.8。
[0019]形成在多个板上的内部导体图案可彼此连接以形成单个线圈，并且可在层压方向上通过过孔电极彼此电连接。
[0020]根据本发明的另一方面，提供了一种多层式电感器，包括:多层主体，在该多层主体中层压有包括内部导体图案的多个板；以及保护层，作为多层主体的顶面和底面而形成，其中，在长度方向的中央部中进行切割之后，在宽度-厚度方向上截取的多层主体的横截面中，当形成在相同层上的内部导体图案之间的宽度为We且多层主体的宽度为Wt，满足0.2 ≤ ffe/fft ≤ 0.7。
[0021]在多层主体的横截面中，可满足0.3≤ ffe/fft ≤ 0.6ο
[0022]在多层主体的横截面中，当内部导体图案的厚度为Te —个内部导体图案与另一相邻内部导体图案之间的厚度为Ts时，可满足0.5 < Ts/Te ≤2.00
[0023]在多层主体的横截面中，可满足0.7 ≤ Ts/Te ≤ 1.8。
[0024]形成在多个板上的内部导体图案可彼此连接以形成单个线圈，并且可在层压方向上通过过孔电极彼此电连接。
[0025]根据本发明的另一方面，提供了一种多层式电感器，包括:多层主体，在该多层主体中层压有包括内部导体图案的多个板；以及保护层，作为多层主体的顶面和底面而形成，其中，在长度方向的中央部中进行切割之后，在宽度-厚度方向上截取的多层主体的横截面中，当作为多层主体的顶面而形成的保护层的厚度为Tc、作为多层主体的底面而形成的保护层的厚度为Be、形成在相同层上的内部导体图案之间的宽度为We、多层主体的宽度为Wt、内部导体图案的厚度为Te、且一个内部导体图案与另一相邻内部导体图案之间的厚度为 Ts 时，满足 0.1 ≤ Tc/Bc ≤ 1.5，0.2 ≤ ffe/fft ≤0.7，并且 0.5≤Ts/Te≤ 2.0。
【专利附图】
【附图说明】
[0026]从以下结合附图进行的详细说明中，本发明的上述和其他方面、特征以及其他优点将变得更明显，其中:
[0027]图1是根据本发明的一实施例的多层式电感器的透视图；
[0028]图2是根据本发明的一实施例的多层式电感器的分解透视图；
[0029]图3是沿着图1中的线A-A’截取的横截面图。
【具体实施方式】
[0030]在下文中，将参考【专利附图】
【附图说明】本发明的示例性实施例。但是，本发明可体现为不同的形式且不应被理解为限于本文中所陈述的实施例。相反地，提供这些实施例以使本公开将是全面完整的，并向本领域的技术人员充分传达本发明的概念。在附图中，为了清晰起见，可能放大元件的形状和尺寸，相同的参考标号在全文中将用于表示相同或类似的元件。[0031]图1是根据本发明的一实施例的多层式电感器的透视图；图2是根据本发明的一实施例的多层式电感器的分解透视图。
[0032]为了明确说明本发明的实施例而定义六面体的方向，图1中的L、W和T分别表示长度、宽度和厚度方向。
[0033]参考图1和2，根据本发明的一实施例的多层式电感器可包括多层主体15和外部电极20。
[0034]多层主体15可通过以下步骤来制造:将内部导体图案40印刷在磁印刷电路基板(magnetic green sheet)60上,层压其上形成有内部导体图案40的磁印刷电路基板60,并且烧结磁印刷电路基板60。
[0035]在本文中，将使用相同的参考标号来说明形成于多个板15a?15j上的内部导体图
案40。
[0036]多层主体15 (其中层压有陶瓷层、磁层、非磁层、或绝缘层的多个板的多层结构)可具有长方体形状或与此类似的形状，并且其中包括内部导体图案40。
[0037]当板15a?15j由磁性物质组成时，可使用铁氧体。尽管铁氧体可根据电子零件所需的磁特性适当地选择，但高电阻率且相对低损耗的铁氧体是优选的。
[0038]更具体地,板15a?15j可使用N1-Zn-Cu基铁氧体并使用介电常数为大约5至大约100的绝缘物质。
[0039]而且，当板15a?15j由非磁性绝缘物质组成时，因此可使用包括硅酸锆、锆酸钾、锆等的陶瓷材料。
[0040]而且，当多层式电感器100构造为由磁性物质或非磁性物质形成的陶瓷层时，根据材料选择，可减小线性膨胀系数的差异。
[0041]同时，组成主体15的板15a?15j可包括其上没有形成内部导体图案40的板15a和15j、以及其上形成有内部导体图案40的板15lTl5i。板15lTl5i可包括设置在最高位置中的第一板15b、设置在最低位置中的第二板151、以及设置在第一板15b和第二板15i之间的至少一个或多个内部板15c?15h。
[0042]在本文中，可以未统一地限定内部板15(Tl5h，而是可以根据待实现的电感和阻抗的期望大小以各种方式修改。
[0043]此外,保护板15a和15 j可层压在第一板15b的上面和第二板15i的下面。根据本发明的一实施例，保护板15a和15j可作为用来保护多层式电感器100的内部的保护层。
[0044]在本文中，未具体地限制保护板15a和15 j的材料，保护板15a和15 j可由与其上形成有内部导体图案40的板15lTl5i的材料相同的材料形成。
[0045]内部导体图案40可形成在多个板15b?15i上并在通过层压板15a?15j形成的主体15内形成线圈。
[0046]即，形成在板15a?15j上的内部导体图案40可通过过孔电极150电连接并形成单个线圈，从而实现电感和阻抗。
[0047]在这点上，内部导体图案40可由导体材料形成，并且因此可使用Ag、Pt、Pd、Cu、Au、以及Ni或其合金中的至少一种。
[0048]更具体地，形成在板15lTl5i (其上形成有内部导体图案40)中设置于最高位置中的第一板15b和设置于最低位置中的第二板15i上的内部导体图案40可电连接至形成在主体15的外部表面上的外部电极20。为此，可提供连接电极。
[0049]即，连接电极可包含在形成于第一板15b和第二板15i上的内部导体图案40中并可沿着主体15的边缘延伸。
[0050]外部电极20可形成在外部表面上，即，主体15的两端，并可作为一对外部电极而形成。
[0051]外部电极20可电连接至形成在第一板15b和第二板15i上的内部电极。
[0052]在本文中，外部电极120可使用将主体15浸没在导电膏中的方法、印刷法、沉积法、溅射法等形成。
[0053]在这点上,导电膏可包括银(Ag)、银钮(Ag-Pd)、镍(Ni)或铜(Cu)。
[0054]而且，外部电极20的表面上还可形成镍(Ni)镀层和锡(Sn)镀层。
[0055]图3是沿着图1中的线A-A’截取的横截面图。
[0056]参考图3，在长度方向上的中央部中进行切割之后，在其宽度-厚度方向上截取的多层主体15的横截面中，当作为多层主体15的顶面而形成的保护层的厚度为Tc且作为多层主体15的底面而形成的保护层的厚度为Be时，可满足0.1 ( Tc/Bc ( 1.5。
[0057]在Tc/Bc低于0.1的情况下，内部电极可能暴露。在Tc/Bc超出1.5的情况下，Q特性可能劣化。
[0058]在长度方向上的中央部中进行切割之后，在其宽度-厚度方向上截取的多层主体15的横截面中，当形成在相同层上的内部导体图案40之间的宽度为We且多层主体15的宽度为Wt时，可满足0.2≤ffe/fft ( 0.7。
[0059]在We/Wt低于0.2的情况下，内部电极之间的空间较小，并且因此可能出现短路。在We/Wt超出0.7的情况下，内部电极可能暴露。
[0060]在长度方向上的中央部中进行切割之后，在其宽度-厚度方向上截取的多层主体15的横截面中，当内部导体图案40的厚度为Te且一个内部导体图案40与另一相邻内部导体图案之间的厚度为Ts时，可满足0.5 < Ts/Te ≤2.0ο
[0061]在Ts/Te低于0.5的情况下，内部电极之间的空间较小，并且因此出现短路的可能性高于90%。在Ts/Te超出2.0的情况下，Q特性可能劣化。
[0062]如下制造根据本发明的一实施例的多层式电感器以及比较实例。
[0063]制备通过将包含N1-Zn-Cu基铁氧体粉末的浆料施加至载体膜并使其干燥而制造的多个磁印刷电路基板。
[0064]然后,通过使用丝网(screen)将银(Ag)导电膏施加至磁印刷电路基板而形成导体图案。之后，通过围绕导体图案将铁氧体浆料施加至磁印刷电路基板而形成具有磁印刷电路基板的单个多层载体，以使多层载体形成在与导体图案相同的层上。
[0065]在重复地层压其上形成有导体图案的多层载体的同时，使导体图案电连接以在层压方向上具有线圈图案。在这点上，在磁印刷电路基板上形成过孔电极，以使上导体图案和下导体图案可通过设置在其间的磁印刷电路基板彼此电连接。
[0066]将多层载体在10层至20层的范围内与上保护层和下保护层层压一起，并且在85° C在1000kgf/cm2的压力条件下对此多层结构进行等静压(isostatically press)。将等静压完成的芯片多层结构切割成单个芯片。通过将切割的芯片在空气气氛中在230° C的温度下保持40小时，在切割的芯片上执行粘结剂去除。[0067]然后，在空气气氛中在低于950° C的温度下对切割的芯片进行烧结。之后，通过将用于外部电极的膏施加至主体、烧结、镀敷等形成外部电极。
[0068]下面的表I示出了对于作为多层主体的顶面而形成的保护层的厚度Tc与作为多层主体的底面而形成的保护层的厚度Be之间的比率在Q特性方面本发明的独创性实例和比较实例之间的比较。Q特性在100MHz、500MHz、1000MHz、以及2000MHz下测量。
[0069]【表I】
[0070]
【权利要求】
1.一种多层式电感器,包括: 多层主体，在所述多层主体中层压有包括内部导体图案的多个板；以及 保护层，作为所述多层主体的顶面和底面而形成， 其中，在长度方向上进行切割之后，在所述多层主体的宽度-厚度方向上截取的所述多层主体的横截面中，当作为所述多层主体的所述顶面而形成的所述保护层的厚度为Tc且作为所述多层主体的所述底面而形成的所述保护层的厚度为Be时，满足0.1 ( Tc/Be≤ 1.5。
2.根据权利要求1所述的多层式电感器，其中，在所述多层主体的所述横截面中，满足0.3 ≤ Tc/Bc ( 1.3。
3.根据权利要求1或2所述的多层式电感器，其中，在所述多层主体的所述横截面中，当形成在相同层上的所述内部导体图案之间的宽度为We且所述多层主体的宽度为Wt时，满足 0.2 ^ ffe/fft ≤ 0.7。
4.根据权利要求3所述的多层式电感器，其中，在所述多层主体的所述横截面中，满足0.3 ≤ ffe/fft ( 0.6。
5.根据权利要求1或2所述的多层式电感器，其中，在所述多层主体的所述横截面中，当所述内部导体图案的厚度为Te且一个内部导体图案与另一相邻内部导体图案之间的厚度为Ts时，满足0.5≤ 2.0。
6.根据权利要求5所述的多层式电感器，其中，在所述多层主体的所述横截面中，满足0.7 ≤ Ts/Te ( 1.8。
7.根据权利要求1所述的多层式电感器，其中，形成在所述多个板上的所述内部导体图案彼此连接以形成单个线圈，并通过过孔电极在层压方向上电连接。
8.—种多层式电感器,包括: 多层主体，在所述多层主体中层压有包括内部导体图案的多个板；以及 保护层，作为所述多层主体的顶面和底面而形成， 其中，在长度方向上进行切割之后，在所述多层主体的宽度-厚度方向上截取的所述多层主体的横截面中，当形成在相同层上的所述内部导体图案之间的宽度为We且所述多层主体的宽度为Wt时，满足0.2≤ffe/fft ( 0.7。
9.根据权利要求8所述的多层式电感器，其中，在所述多层主体的所述横截面中，满足0.3 ≤ ffe/fft ( 0.6。
10.根据权利要求8或9所述的多层式电感器，其中，在所述多层主体的所述横截面中，当所述内部导体图案的厚度为Te且一个内部导体图案与另一相邻内部导体图案之间的厚度为Ts时，满足0.5≤Ts/Te ( 2.0。
11.根据权利要求10所述的多层式电感器，其中，在所述多层主体的所述横截面中，满足 0.7 ≤ Ts/Te ( 1.8。
12.根据权利要求8所述的多层式电感器，其中，形成在所述多个板上的所述内部导体图案彼此连接以形成单个线圈，并通过过孔电极在层压方向上电连接。
13.—种多层式电感器,包括: 多层主体，在所述多层主体中层压有包括内部导体图案的多个板；以及 保护层，作为所述多层主体的顶面和底面而形成，其中，在长度方向上进行切割之后，在所述多层主体的宽度-厚度方向上截取的所述多层主体的横截面中，当作为所述多层主体的所述顶面而形成的所述保护层的厚度为Tc、作为所述多层主体的所述底面而形成的所述保护层的厚度为Be、形成在相同层上的所述内部导体图案之间的宽度为We、所述多层主体的宽度为Wt、所述内部导体图案的厚度为Te、且一个内部导体图案与另一相邻内部导体图案之间的厚度为Ts时，满足0.1 ( Tc/Be ≤ 1.5,0.2 ≤ ffe/fft ( 0.7，并且 0.5 ( Ts/Te ( 2.0。
【文档编号】H01F17/00GK103456458SQ201210355244
【公开日】2013年12月18日 申请日期:2012年9月21日 优先权日:2012年5月31日
【发明者】林凤燮 申请人:三星电机株式会社
相关技术
网友询问留言
已有0条留言
- 还没有人留言评论。精彩留言会获得点赞！
1