一种全包围栅结构的形成方法
【专利摘要】本发明公开了一种全包围栅结构的形成方法，用于制作FinFET器件，通过采用平面工艺分步形成栅介质、Fin及栅极，并使包围Fin的栅极下端与衬底相连而形成全包围栅结构。由于栅介质很薄，而栅极下端与衬底相连，因而使栅极仍能以全包围的形式从四面有效地控制沟道。因此，本发明在保证所需要的器件特性的同时，解决了现有技术存在的工艺复杂、成本高的问题。本发明方法简便，可与现有的集成电路平面工艺相兼容，具有成本低、易于实施等优点。
【专利说明】一种全包围栅结构的形成方法
【技术领域】
[0001]本发明涉及半导体集成电路制造工艺【技术领域】，更具体地，涉及一种用于制作器件的以较简单的工艺来形成复杂的全包围栅结构的方法。
【背景技术】
[0002]半导体集成电路(10工业经历了迅速的发展。在X的发展过程中，通常增大了功能密度(即每个芯片区域的互连器件的数量)，而减小了几何尺寸(即使用制造工艺可以制造的最小器件或互连线)。这种按比例缩小的工艺优点在于提高了生产效率并且降低了相关费用。同时，这种按比例缩小的工艺也增加了处理和制造X的复杂性。
[0003]在寻求更高的器件密度、更高的性能以及更低的费用的过程中，随着集成电路工艺持续发展到纳米技术工艺节点，一些制造厂商已经开始考虑如何从平面0^03晶体管向三维鳍式场效应管(打必价)器件结构的过渡问题。与平面晶体管相比，？111而1器件由于改进了对沟道的控制，从而减小了短沟道效应。
[0004]制造和设计中的挑战推动了 ？1必21器件的发展。目前，？化而了已出现在20110技术代的应用中。尽管现有的？1必21器件以及制造？1必21器件的方法已大体上满足了其预期目的，但并不是在所有方面都能够完全令人满意。
[0005]？1必21器件是一种多栅103器件。按照栅极数目的不同，可以将打必价划分为双栅？111冊1、三栅？111冊1以及可四面控制的全包围栅冊丁。
[0006]其中，双栅？1必21具有两个栅极，分别位于鳍体(口化)的两侧，可以分别独立控制鳍体的沟道电流。在实际应用中，双栅？1必21常用于要求具有低漏电流的核心逻辑电路。
[0007]三栅？1必21具有三个栅极，鳍体的两侧面各有一个栅极，另外一个栅极在鳍体的顶部。栅极及？IV鳍)通过其下方的绝缘层与衬底相隔离。三栅？1必21的？111结构有的是在301 (3111(3011 011 111811131:01'，绝缘体上娃)上形成的，有的是直接从娃衬底上直接得至I』。三栅？1必价的好处是，由于鳍体的三个侧面都受到栅极的控制，所以比传统的103结构能更好地控制有源区中的载流子，提供更大的驱动电流，因而提高了器件性能。目前广泛应用的？1必21器件，基本上是三面控制的三栅？111而丁。
[0008]随着对器件性能不断提出的更高要求，催生了四面控制的全包围栅结构。全包围栅结构能更加有效地提高栅极控制能力、抑制短沟道效应。
[0009]目前的全包围栅结构基本上都是采用悬栅结构，其形成方法主要是:
[0010]首先，采用平面工艺形成所需要的有源区；然后，采用各种方案将其下部掏空，形成悬栅；接着，氧化形成栅介质；最后，淀积多晶娃，形成控制栅极。
[0011]也有采用垂直形式的栅结构来实现四面控制的？111而1器件，即有源区方向是垂直于硅片表面方向的全包围栅结构，其制作过程就更为复杂了。
[0012]由此可见，上述形成全包围栅结构的工艺非常复杂，且成本高昂，制约了丁器件向低成本、高效率生产的迅速发展。
【发明内容】
[0013]本发明的目的在于克服现有技术存在的上述缺陷，提供一种全包围栅结构的形成方法，用于制作？1必2了器件，通过采用平面工艺分步形成栅介质、？111及栅极，并使包围的栅极下端与衬底接触相连，使形成的全包围形式的栅极能从四面有效地控制沟道，并得到所需要的器件特性，本发明方法简便，可与现有的集成电路平面工艺相兼容，解决了现有技术存在的工艺复杂、成本高的问题。
[0014]为实现上述目的，本发明的技术方案如下:
[0015]一种全包围栅结构的形成方法，用于制作？111而1器件，包括以下步骤:
[0016]步骤一:提供一半导体衬底，在所述衬底上形成浅沟槽隔离和第一栅介质层；
[0017]步骤二:对所述第一栅介质层进行图形化，并在所述浅沟槽隔离之间形成1至多个独立的第一栅介质；
[0018]步骤三:生长单晶硅层，对所述单晶硅层进行图形化，并在所述第一栅介质之上形成结构；
[0019]步骤四:生长第二栅介质层，对所述第二栅介质层进行图形化，并形成包围所述的第二栅介质，然后，暴露出所述第一栅介质两侧的所述衬底；
[0020]步骤五:淀积多晶硅层，对所述多晶硅层进行图形化，并形成横跨及包围所述？1！！的栅极，所述栅极的下端与所述第一栅介质两侧暴露的所述衬底相连，形成可对沟道进行四面控制的全包围栅结构。
[0021]优选地，所述第一栅介质和所述？1！！为独立的条状或矩形块状。
[0022]优选地，所述？1！！与所述第一栅介质同向设置。
[0023]优选地，所述第一栅介质的厚度为1?1511111，宽度为20?5011111。
[0024]优选地，当所述第一栅介质为多个时，其相互间距为20?50111
[0025]优选地，所述？111的厚度为10?100011111，宽度为5?5011111。
[0026]优选地，所述第一栅介质、第二栅介质相连，并将所述？1！！的四周合围。
[0027]优选地，所述第二栅介质的厚度为1?1511111。
[0028]优选地，所述第一栅介质、第二栅介质由同种介质材料形成。
[0029]从上述技术方案可以看出，本发明通过采用平面工艺分步形成栅介质、及栅极，并使包围的栅极下端与衬底相连而形成全包围栅结构。由于栅介质很薄，而栅极下端与衬底相连，因而使栅极仍能以全包围的形式从四面有效地控制沟道。因此，本发明在保证所需要的器件特性的同时，解决了现有技术存在的工艺复杂、成本高的问题。本发明方法简便，可与现有的集成电路平面工艺相兼容，具有成本低、易于实施等优点。
【专利附图】
【附图说明】
[0030]图1是本发明一种全包围栅结构的形成方法的流程图；
[0031]图2?图9是应用图1的方法制作本发明的一种全包围栅结构的一实施例的器件结构示意图；
[0032]图10是应用图1的方法形成的一种全包围栅结构的器件立体结构示意图。【具体实施方式】
[0033]下面结合附图，对本发明的【具体实施方式】作进一步的详细说明。
[0034]需要说明的是，在下述的【具体实施方式】中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。
[0035]在本实施例中，请参阅图1，图1是本发明一种全包围栅结构的形成方法的流程图；同时，请对照参阅图2?图9，图2?图9是应用图1的方法制作本发明的一种全包围栅结构的一实施例的器件结构示意图。图2?图9中示意的器件结构，可与图1中方法的各制作步骤相对应，以便于对本发明方法的理解。
[0036]如图1所示，本发明提供了一种全包围栅结构的形成方法，用于制作？1必21器件，包括以下步骤:
[0037]如框301所示，步骤一:提供一半导体衬底，在所述衬底上形成浅沟槽隔离和第一栅介质层。
[0038]请参考图2，首先，采用业界已有的公知技术，在半导体衬底1上刻蚀形成2个浅沟槽隔离2。所述衬底1可选为硅片等单晶材料。然后，在所述衬底1上方生长第一栅介质层
3。所述第一栅介质层3可采用例如氧化硅等材料形成，形成的方式例如可采用氧化工艺。
[0039]如框302所示，步骤二:对所述第一栅介质层进行图形化，并在所述浅沟槽隔离之间形成1至多个独立的第一栅介质。
[0040]请参考图3，接着，采用光刻工艺，进行光刻胶的涂布、曝光和显影，对所述第一栅介质层3进行图形化，并刻蚀形成第一栅介质4。所述第一栅介质4可在所述浅沟槽隔离2之间刻蚀形成独立的1至多个。在本实施例中例举了在所述浅沟槽隔离2之间刻蚀形成2个独立的第一栅介质4的情形。2个第一栅介质4相互隔离，并可将第一栅介质4加工成条状或矩形块状。所述第一栅介质4的厚度应较薄，可选为1?1511111。经刻蚀后，形成的条状或矩形块状第一栅介质4的宽度可选为20?50=0 ；相应的，相互隔离的二个所述第一栅介质4之间的间距保持在20?50=%并与两侧的所述浅沟槽隔离2上方保留的部分第一栅介质层3(作为浅沟槽隔离的场氧)之间保持20?50=0的距离(该距离之间的开口作为后续淀积栅极多晶硅层时的工艺窗口)。
[0041]如框303所示，步骤三:生长单晶硅层，对所述单晶硅层进行图形化，并在所述第一栅介质之上形成？丨！1结构。
[0042]请参考图4，在所述衬底1上方全片生长一层单晶硅层5。可采用例如外延生长工艺来形成所述单晶硅层5。
[0043]然后，请参考图5，采用光刻工艺，进行光刻胶的涂布、曝光和显影，对所述单晶硅层5进行图形化，并刻蚀形成？1116结构。？1！16位于所述第一栅介质4之上的正中位置，形状可加工成条状或矩形块状，并与条状或矩形块状的所述第一栅介质4同向设置。所述？1=6的厚度为10?100011111，宽度为5?5011111。
[0044]如框304所示，步骤四:生长第二栅介质层，对所述第二栅介质层进行图形化，并形成包围所述？111的第二栅介质，然后，暴露出所述第一栅介质两侧的所述衬底。
[0045]请参考图6，在所述衬底1上方继续全片生长第二栅介质层7。第二栅介质层7采用与所述第一栅介质层3相同的介质材料形成，例如可采用与所述第一栅介质层3相同的氧化硅等材料形成，形成的方式例如可同样采用氧化工艺。
[0046]接着，请参考图7，采用光刻工艺，进行光刻胶的涂布、曝光和显影，对所述第二栅介质层7进行图形化，并刻蚀形成包围所述？1116的第二栅介质8。在刻蚀时，需要将覆盖在所述第一栅介质4两侧的第二栅介质层7去除掉，以暴露出下方的衬底。也就是说，在去除覆盖在所述第一栅介质4两侧的第二栅介质层7后，2个所述第一栅介质4之间及所述第一栅介质4与所述浅沟槽隔离2上方保留的部分第一栅介质层3(作为浅沟槽隔离的场氧)之间将恢复保持20?50=0的距离9(该距离9之间的开口作为后续淀积栅极多晶硅层时的工艺窗口
[0047]所述第一栅介质4、第二栅介质8相连在一起，共同形成了将所述？1=6的四周合围起来的栅介质。这样，利用公知的集成电路平面工艺，通过分步方式来形成所述第一栅介质
4、第二栅介质8，并最终形成全包围栅结构中？1116的栅介质，方法简单，并可与现有工艺相兼容。与所述第一栅介质4同样的，所述第二栅介质8的厚度也应较薄,可选为1?1511111。
[0048]如框305所示，步骤五:淀积多晶硅层，对所述多晶硅层进行图形化，并形成横跨及包围所述？111的栅极，所述栅极的下端与所述第一栅介质两侧暴露的所述衬底相连，形成可对沟道进行四面控制的全包围栅结构。
[0049]请参考图8，在所述衬底1上方继续全片淀积多晶硅层10。可采用例如工艺来形成所述多晶硅层。
[0050]然后，请参考图9，采用光刻工艺，进行光刻胶的涂布、曝光和显影，对所述多晶硅层10进行图形化，并通过刻蚀工艺去除多余的多晶硅部分，形成横跨及包围2个所述？1打6的栅极11。所述栅极11的下端12与所述第一栅介质两侧暴露的所述衬底1相连，形成可对沟道进行四面控制的全包围栅结构。按照本实施例例举的情况，可在所述浅沟槽隔离2之间形成2个？1必21，2个？1必21通过横跨所述？1=6的栅极11串联起来。也可以采用本发明的方法，在所述浅沟槽隔离之间形成更多个具有全包围栅结构的？1必2丁。
[0051]在所述浅沟槽隔离之间形成1个全包围栅结构的情况，可参阅图10，图10是应用图1的方法形成的一种全包围栅结构的器件立体结构示意图。如图10所示，在衬底1上形成浅沟槽隔离(图示省略)和生长第一栅介质层，并在浅沟槽隔离之间形成1个独立的第一栅介质4 ；生长单晶硅层，并在所述第一栅介质4之上形成打他结构；生长第二栅介质层，形成包围所述的第二栅介质8，并将所述第一栅介质4两侧的所述衬底1暴露出来；淀积多晶硅层，并形成横跨及包围所述？化6的栅极11，所述栅极11的下端12与所述第一栅介质4两侧暴露的所述衬底1相连，形成可对沟道进行四面控制的全包围栅结构，并进而可制作形成1个？111而1器件。本例中全包围栅结构的其他方面与前述的实施例相同，故不再展开说明。
[0052]在上述实施例中，由于第一栅介质很薄，而栅极下端与衬底相连，因而使栅极仍能以全包围的形式从四面有效地控制沟道。因此，本发明在保证所需要的器件特性的同时，解决了现有技术存在的工艺复杂、成本高的问题。本发明方法简便，可与现有的集成电路平面工艺相兼容，具有成本低、易于实施等优点。
[0053]以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。
【权利要求】
1.一种全包围栅结构的形成方法，用于制作？1必21器件，其特征在于，包括以下步骤: 步骤一:提供一半导体衬底，在所述衬底上形成浅沟槽隔离和第一栅介质层； 步骤二:对所述第一栅介质层进行图形化，并在所述浅沟槽隔离之间形成1至多个独立的第一栅介质； 步骤三:生长单晶硅层，对所述单晶硅层进行图形化，并在所述第一栅介质之上形成？111结构； 步骤四:生长第二栅介质层，对所述第二栅介质层进行图形化，并形成包围所述？111的第二栅介质，然后，暴露出所述第一栅介质两侧的所述衬底； 步骤五:淀积多晶硅层，对所述多晶硅层进行图形化，并形成横跨及包围所述？111的栅极，所述栅极的下端与所述第一栅介质两侧暴露的所述衬底相连，形成可对沟道进行四面控制的全包围栅结构。
2.根据权利要求1所述的全包围栅结构的形成方法，其特征在于，所述第一栅介质和所述为独立的条状或矩形块状。
3.根据权利要求1或2所述的全包围栅结构的形成方法，其特征在于，所述？111与所述第一栅介质同向设置。
4.根据权利要求1或2所述的全包围栅结构的形成方法，其特征在于，所述第一栅介质的厚度为1?1511111，宽度为20?5011111。
5.根据权利要求4所述的全包围栅结构的形成方法，其特征在于，当所述第一栅介质为多个时，其相互间距为20?50鹽。
6.根据权利要求1?3任意一项所述的全包围栅结构的形成方法，其特征在于，所述？111的厚度为10?100011111，宽度为5?5011111。
7.根据权利要求1所述的全包围栅结构的形成方法，其特征在于，所述第一栅介质、第二栅介质相连，并将所述？111的四周合围。
8.根据权利要求1或7所述的全包围栅结构的形成方法，其特征在于，所述第二栅介质的厚度为1?1511111。
9.根据权利要求1或7所述的全包围栅结构的形成方法，其特征在于，所述第一栅介质、第二栅介质由同种介质材料形成。
【文档编号】H01L21/28GK104392917SQ201410652852
【公开日】2015年3月4日 申请日期:2014年11月17日 优先权日:2014年11月17日
【发明者】储佳 申请人:上海集成电路研发中心有限公司