电容器、包括其的电子器件、和制造其的方法与流程

电容器、包括其的电子器件、和制造其的方法
1.对相关申请的交叉引用
2.本技术基于在韩国知识产权局于2021年7月23日提交的韩国专利申请no.10-2021-0097212并且要求其优先权，将其公开内容全部通过引用引入本文中。
技术领域
3.本公开内容涉及电容器、包括其的电子器件(设备)、和制造其的方法。


背景技术：

4.包括介电层的电子器件例如存储器、电容器和晶体管被用在多种家用和工业设备中。根据家用和工业设备的高性能，这些电子器件的高度集成和小型化正在发展。
5.随着这些电子器件的高度集成和小型化，这些电子器件的尺寸也在减小。例如，由于随着电容器的尺寸减小，电容器的电容降低且漏电流增加，因此已提出多种方法来解决这些问题。
6.例如，通过增加电容器的电极面积和/或减小电介质的厚度以改变电容器的结构、和/或通过改善电容器制造工艺，即使当电容器的尺寸也减小时，电容器的电容也可保持。


技术实现要素：

7.然而，对于通过结构改善(例如增加电容器的电极面积或减小电介质的厚度)、和/或通过制造工艺的改善来保持电容器的电容存在限制。
8.相反地，为了电容器的较高电容，可使用三元氧化物电介质材料。作为包括二价阳离子和四价阳离子的三元氧化物的代表性的三元氧化物电介质为具有拥有二价阳离子、四价阳离子和氧的1:1:3的组成比的钙钛矿晶体结构的材料。所述三元氧化物电介质可为，例如，诸如srtio3、catio3、batio3、srhfo3、srzro3、pbtio3、和/或类似者的材料。例如，所述三元氧化物电介质不限于这些材料，并且包括其它阳离子的三元氧化物可用作所述电介质。然而，所述三元氧化物电介质的带隙可小至3ev到4ev，且因此，在电极和电介质之间的漏电流可为大的。因此，抑制在电极和电介质之间的漏电流是重要的。
9.作为用于改善在电极和电介质之间的漏电流特性的方法，可考虑控制肖特基(schottky)势垒的方法。
10.肖特基势垒是在电极的功函(φ)与介电膜的(例如，电介质的)电子亲和势(χ)之间的差。例如，当电极和电介质接触时，其费米能级变得相等，且因此，在电极和电介质之间的界面处形成称作肖特基势垒的能垒，抑制电荷的移动，且因此改善漏电流。在一些实例中，例如当电介质为n型半导体和/或包括n型半导体时，相对于电介质的电子亲和势，电极的功函越大，肖特基势垒的高度可越大。
11.为了实现高的在电介质和电极之间的肖特基势垒高度(sbh)，应满足如下条件：电极和电介质的晶体结构和晶格常数是类似的，在电极和电介质之间的界面的稳定性是高的，以及电极功函大于电介质的电子亲和势。然而，实现具有高的在电介质和电极之间的
sbh的电容器是不容易的。
12.因此，提供新的电容器，与相关领域的电容器相比，其具有提高的在电介质和电极之间的sbh，且因此，抑制漏电流。
13.一种或多种实施方式包括电容器，其中，通过包括具有新颖的结构的中间层，漏电流被抑制。
14.一种或多种实施方式包括电子器件，其包括所述电容器。
15.一种或多种实施方式包括制造所述电容器的方法。
16.另外的方面将部分地在随后的描述中阐明，且部分地，将由所述描述明晰，和/或可通过本公开内容的所呈现的实施方式的实践获悉。
17.根据一种或多种实施方式，提供电容器，其包括：第一薄膜电极层；第二薄膜电极层；在所述第一薄膜电极层和所述第二薄膜电极层之间的介电层；以及在所述第一薄膜电极层或所述第二薄膜电极层的至少一个和所述介电层之间的中间层，所述中间层包括与所述第一薄膜电极层、所述第二薄膜电极层、或所述介电层的至少一个相同的晶体结构类型以及与其不同的组成，其中所述中间层包括第一阴离子化的层、第二阴离子化的层、或第一中性层的至少一个，所述第一阴离子化的层包括单价阳离子、二价阳离子、或具有20或更大的原子量的三价阳离子的至少一种，所述第二阴离子化的层包括单价阳离子，且所述第一中性层包括多种三价阳离子。
18.根据一种或多种实施方式，提供包括所述电容器的电子器件。
19.根据一种或多种实施方式，提供制造所述电容器的方法，所述方法包括：提供一个薄膜电极层；在所述薄膜电极层的表面上外延生长中间层；在所述中间层上设置介电层；和在所述介电层上设置另一薄膜电极层，其中所述中间层具有与接触所述中间层的所述薄膜电极层或所述介电层的至少一个相同类型的晶体结构以及与其不同的组成，所述中间层包括第一阴离子化的层、第二阴离子化的层、或第一中性层的至少一个，所述第一阴离子化的层包括单价阳离子、二价阳离子、或具有20或更大的原子量的三价阳离子的至少一种，所述第二阴离子化的层包括单价阳离子，且所述第一中性层包括多种三价阳离子。
附图说明
20.由结合附图考虑的以下描述，本公开内容的一些实例实施方式的以上和其它方面、特征和优点将更加明晰，其中：
21.图1a显示根据一些实例实施方式的包括中间层的电容器的示意图；
22.图1b显示示出了根据一些实例实施方式的包括中间层的电容器的中间层部分的放大结构的示意图；
23.图2a显示根据一些实例实施方式的包括中间层的电容器的示意图；
24.图2b显示示出了根据一些实例实施方式的包括中间层的电容器的中间层部分的放大结构的示意图；
25.图3a显示根据一些实例实施方式的包括中间层的电容器的示意图；
26.图3b显示示出了根据一些实例实施方式的包括中间层的电容器的中间层部分的放大结构的示意图；
27.图4a显示示出了根据一些实例实施方式的包括中间层的电容器的中间层部分的
放大结构的示意图；
28.图4b显示示出了根据实施方式的包括中间层的电容器的中间层部分的放大结构的示意图；
29.图5a-5d显示根据一些实例实施方式的电容器的示意图；
30.图6为显示根据一些实例实施方式的金属-绝缘体-金属电容器(mim电容器)的结构的横截面图；
31.图7显示根据一些实例实施方式的沟槽(沟道)电容器型动态随机存取存储器(dram)的结构；和
32.图8为说明根据一些实例实施方式的具有包括介电层的层结构体的电子器件并且显示存储器件的横截面图；
33.图9为说明根据一些实例实施方式的半导体装置的布局图；和
34.图10和11为示意性地说明可应用于根据一些实例实施方式的电子器件的器件构造的概念图。
具体实施方式
35.现在将对实施方式详细地进行介绍，其实例说明于附图中，其中相同的附图标记始终指的是相同的元件。在这点上，本实施方式可具有不同的形式且不应被解释为限于本文中阐明的描述。因此，下面仅通过参考附图描述实施方式以说明方面。如本文中使用的，术语“和/或”包括相关列举项目的一个或多个的任何和全部组合。表述例如
“…
的至少一个(种)”当在要素列表之前或之后时，修饰整个要素列表且不修饰所述列表的单独要素。
36.现在将参照其中示出了实例实施方式的附图更充分地描述本公开内容。然而，本公开内容可以许多不同的形式体现，不应被解释为限于本文中阐明的实施方式，并且应被解释为包括在本公开内容的范围内的所有变型、等同者、和替代者；相反，提供这些实施方式，使得本公开内容将是彻底和完整的，并且将向本领域技术人员充分传达本公开内容的效果和特征以及实施本公开内容的方式。
37.本文中使用的术语仅用于描述具体实施方式的目的且不意图为本公开内容的限制。如本文中使用的，单数形式“一个(种)(不定冠词)(a，an)”和/或“所述(该)”意图也包括复数形式，除非上下文清楚地另外指明。将进一步理解，术语“包括”和/或“包含”当用在本说明书中时，表明存在所陈述的特征、整体、步骤、操作、元件和/或组分，但是不排除存在或添加一种或多种另外的特征、整体、步骤、操作、元件、组分、和/或其集合。如本文中使用的，斜线“/”或术语“和/或”包括相关列举项目的一个或多个的任何和全部组合。
38.在附图中，为了描述的清楚、更好理解、和/或容易，各层、区域和/或元件的尺寸、大小和/或厚度可放大和/或缩小，且因此本公开内容不限于此。
39.当在本说明书中关于数值使用术语“约”或“基本上”时，意图是相关的数值包括围绕所陈述的数值的制造公差(例如，
±
10％)。此外，不管数值或形状是否被修饰为“约”或“基本上”，将理解，这些值和形状应被解释为包括围绕所陈述的数值或形状的制造或操作公差(例如，
±
10％)。
40.还将理解，当一个元件例如层、膜、区域或部件被称为“在”另外的元件“上”时，其可“直接在”所述另外的元件“上”，或者也可存在中间层、区域或部件。尽管术语“第一”、“第
二”等可在本文中用于描述各种元件、组分(部件)、区域、和/或层，但这些元件、组分(部件)、区域、和/或层不应被这些术语限制。这些术语仅用于使一种组分(部件)区别于另一种，而不用于将所述元件、组分(部件)、区域、和/或层限于例如方位、数量、和/或顺序，除非明确地如另外地说明。在下面的描述和附图中，具有基本上相同的功能构造的构成元件被分配类似的附图标记，且将省略重叠的描述。
41.下文中，将更详细地描述电容器、包括其的电子器件、和制造所述电容器的方法的一些实例实施方式。
42.根据一些实例实施方式的电容器包括：第一薄膜电极层；第二薄膜电极层；布置在所述第一薄膜电极层和所述第二薄膜电极层之间的介电层；以及布置在所述第一薄膜电极层或所述第二薄膜电极层的至少一个和所述介电层之间的中间层，其中所述中间层具有与接触所述中间层的所述第一薄膜电极层、所述第二薄膜电极层和所述介电层的至少一个相同类型的晶体结构以及与其不同的组成，所述中间层包括第一阴离子化的层，包括第二阴离子化的层，或者包括第一中性层，所述第一阴离子化的层包括单价阳离子、二价阳离子、或具有20或更大的原子量的三价阳离子，所述第二阴离子化的层包括单价阳离子，且所述第一中性层包括多种三价阳离子。例如，所述第一阴离子化的层可包括单价阳离子、二价阳离子、或具有20或更大的原子量的三价阳离子。
43.通过包括所述第一阴离子化的层、第二阴离子化的层、或第一中性层，所述中间层可在与其相邻的薄膜电极层中引起屏蔽电荷。屏蔽电荷可引起在所述薄膜电极层和所述介电层之间的额外的静电电位差。在所述薄膜电极层和所述介电层之间的肖特基势垒高度(sbh)可提高，且结果，包括所述中间层的所述电容器的漏电流可减小。例如，当所述第一阴离子化的层和所述第二阴离子化的层具有负电荷时，在相邻的薄膜电极层中可引起具有正电荷的屏蔽电荷。例如，当所述第一中性层是完全中性的时，通过在所述中性层中包括第三正电荷层和第一负电荷层，在相邻的薄膜电极层中可引起屏蔽电荷。结果，包括这样的中间层的电容器的漏电流减小。
44.参考图1a和1b，根据一些实例实施方式的电容器包括：第一薄膜电极层；第二薄膜电极层；布置在所述第一薄膜电极层和所述第二薄膜电极层之间的介电层；以及布置在所述第一薄膜电极层和/或所述第二薄膜电极层的至少一个和所述介电层之间的中间层。所述中间层可包括如下所述的第一阴离子化的层。所述第一薄膜电极层、第二薄膜电极层、介电层、和/或中间层可具有例如钙钛矿型晶体结构。
45.钙钛矿型晶体结构可包括模仿钙钛矿的晶体结构的结构。例如，所述钙钛矿型晶体结构可包括第一和第二阳离子以及与所述第一和第二阳离子结合的阴离子。所述钙钛矿型晶体结构可具有例如由abo
x
(其中0《x≤3)表示的组成。例如，所述钙钛矿型晶体结构可具有abo3的组成，其中a位于与十二个(12个)氧原子配位的立方八面体位置处，且b位于与六个(6个)氧原子配位的八面体位置处。例如，所述介电层可包括具有由二价a阳离子、四价b阳离子和氧阴离子组成的钙钛矿晶体结构的三元氧化物(abo3)。所述介电层中包括的所述三元氧化物可为，例如，srtio3、catio3、batio3、srhfo3、srzro3、和/或pbtio3。然而，所述介电层中包括的所述三元氧化物不限于此，且可为包括其它(例如，不同的)阳离子的钙钛矿型三元氧化物。
46.在一些实例实施方式中，所述第一阴离子化的层可具有由[b1o2]-a
表示的组成。“b1”可为，例如，单价阳离子、二价阳离子、和/或具有20或更大和/或40或更大的原子量的三价阳离子，且“a”可为1、2或3。例如，所述阴离子化的层的组成可包括1、2、和/或3的负电荷。在包括这样的第一阴离子化的层的电容器中，漏电流可被更有效地抑制。例如，所述第一阴离子化的层中包括的b1可位于钙钛矿结构中与六个(6个)氧原子配位的八面体位置处。
[0047]
在一些实例实施方式中，b1可包括形成单价阳离子的碱金属元素(例如，li、na、k、rb和/或cs的至少一种)；形成二价阳离子的碱土金属元素(例如，mg、be、ba和/或ca的至少一种)；和/或形成三价阳离子的元素周期表第13族的金属(例如，ga和/或in的至少一种)。如以上所讨论的，当所述中间层包括作为这样的元素的b1时，所述电容器可有效地引起提高的肖特基势垒高度(sbh)。
[0048]
然而，当b1为小于20(和/或小于40)的原子量的元素的三价阳离子时，由于与电极和/或电介质中包括的金属阳离子的离子半径的显著差异，中间层的结构稳定性可降低。因此，具有包括小于20(和/或小于40)的原子量的三价阳离子的中间层的电容器可具有降低的结构稳定性。
[0049]
所述第一阴离子化的层可具有由例如[gao2]-、[ino2]-、[beo2]-2
、[mgo2]-2
、[bao2]-2
、[cao2]-2
、[lio2]-3
、[nao2]-3
、[ko2]-3
、和/或[rbo2]-3
表示的组成。如以上所讨论的，当所述中间层包括这样的第一阴离子化的层时，所述电容器的漏电流可被进一步和/或有效地抑制。在一些实例实施方式中，所述第一阴离子化的层可使用例如电子显微镜法(例如，高角环形暗场扫描透射电子显微镜法(haadf-stem))确认。在一些实例实施方式中，例如，其中所述中间层在包括相同的元素a的电介质和电极层之间(例如，如图1b中所示)，包括所述介电层、中间层、和电极层的界面可包括模仿和/或包括ab1o
x
(其中0《x≤3)的钙钛矿型晶体结构的组成。
[0050]
在一些实例实施方式中，除了所述第一阴离子化的层之外，所述中间层可进一步包括中性层(下文“第二中性层”)。
[0051]
所述第二中性层可具有由例如[a1o]表示的组成。这里，a1可为例如二价阳离子。a1可为构成电容器的电介质材料中的与12个氧原子配位的阳离子。所述第二中性层的组成可取决于，例如，所使用的电介质材料的a位置材料。例如，所述第二中性层的元素a1和所述电介质材料的元素a可相同，使得当所述电介质为srtio3、srhfo3、和/或srzro3时，a1o可为[sro]；当所述电介质为catio3时，a1o可为[cao]；当所述电介质为batio3时，a1o可为[bao]；和/或当所述电介质为pbtio3时，a1o可为[pbo]。
[0052]
在一些实例实施方式中，当所述中间层进一步包括所述第二中性层时，所述第一阴离子化的层的结构稳定性可改善。另外，所述中间层与所述薄膜电极层和所述介电层的结构类似性可提高，且所述中间层的总体结构稳定性可改善。结果，所述电容器的结构稳定性可改善。所述第二中性层可使用例如电子显微镜法(例如，haadf-stem)确认。
[0053]
在一些实例实施方式中的中间层可包括，例如，所述第一阴离子化的层和所述第二中性层，且所述第一阴离子化的层和所述第二中性层可交替地堆叠。例如，所述第一阴离子化的层和所述第二中性层可沿着[001]方向顺序地堆叠在所述薄膜电极层和/或所述介电层的(001)面上。例如，所述第一阴离子化的层和所述第二中性层堆叠的顺序可取决于所述中间层堆叠在其上的基底(例如，所述薄膜电极层和/或所述介电层)的表面结构而改变
和/或选择。
[0054]
所述中间层中包括的所述第一阴离子化的层和所述第二中性层可各自独立地包括不同的金属元素。所述第一阴离子化的层和所述第二中性层可各自独立地包括不同的材料，且因此所述中间层可具有例如钙钛矿型晶体结构。例如，包括所述第一阴离子化的层和所述第二中性层的中间层可包括模仿钙钛矿型晶体结构的组成。
[0055]
所述中间层包括所述第一阴离子化的层和所述第二中性层，且因此可由复合物(化合物，compound)构成。形成所述中间层的复合物(化合物)在块体(bulk)状态下可为不稳定的，但是当其具有几纳米的厚度时，其可保持稳定性。例如，所述中间层可包括，例如，由式1表示的金属氧化物：
[0056]
《式1》
[0057]
[a1b1o
x
]
[0058]
在式1中，a1为二价阳离子，b1为单价阳离子、二价阳离子、或具有20或更大的原子量的三价阳离子，和2.5《x≤3.0。
[0059]
在一些实例实施方式中，例如，b1可为的单价阳离子、二价阳离子、或40或更大的原子量三价阳离子。
[0060]
所述中间层可包括金属氧化物，所述金属氧化物包括如下的至少一种：[srgao
x
]、[cagao
x
]、[bagao
x
]、[pbgao
x
]、[srino
x
]、[caino
x
]、[baino
x
]、[pbino
x
]、[srbeo
x
]、[cabeo
x
]、[babeo
x
]、[pbbeo
x
]、[srmgo
x
]、[camgo
x
]、[bamgo
x
]、[pbmgo
x
]、[srbao
x
]、[cabao
x
]、[pbbao
x
]、[srcao
x
]、[bacao
x
]、[pbcao
x
]、[srlio
x
]、[calio
x
]、[balio
x
]、[pblio
x
]、[srnao
x
]、[canao
x
]、[banao
x
]、[pbnao
x
]、[srko
x
]、[cako
x
]、[bako
x
]、[pbko
x
]、[srrbo
x
]、[carbo
x
]、[barbo
x
]、和/或[pbrbo
x
]，其中2.5《x≤3.0。
[0061]
参考图2a和2b，根据一些实例实施方式的电容器可包括：第一薄膜电极层；第二薄膜电极层；布置在所述第一薄膜电极层和所述第二薄膜电极层之间的介电层；以及布置在所述第一薄膜电极层和/或所述第二薄膜电极层的至少一个和所述介电层之间的中间层。所述第一薄膜电极层、第二薄膜电极层、介电层、和中间层可具有例如钙钛矿型晶体结构。所述第一薄膜电极层、第二薄膜电极层、和/或介电层可与以上描述的第一薄膜电极层、第二薄膜电极层、和/或介电层基本上类似，且因此，将省略额外的描述以避免冗余。
[0062]
所述中间层可包括阴离子化的层。在这里，图2a和2b的阴离子化的层被称作第二阴离子化的层以将图2a和2b的阴离子化的层与图1a和1b的“第一阴离子化的层”区别开。
[0063]
例如，所述第二阴离子化的层可由[a2o]-表示。这里，a2可为例如单价阳离子。包括这样的第二阴离子化的层的电容器可有效地抑制所述电容器的漏电流。所述第二阴离子化的层中包括的a2可位于钙钛矿结构中与12个(12个)氧原子配位的立方八面体位置处。
[0064]
例如，a2可包括li、na、k、rb、和/或cs的至少一种作为形成单价阳离子的碱金属元素。如以上所讨论的，当所述中间层包括作为这样的元素的a2时，所述电容器可有效地引起提高的肖特基势垒高度(sbh)。
[0065]
例如，所述第二阴离子化的层可包括由[lio]-、[nao]-、[ko]-、和/或[rbo]-的至少一种表示的组成。所述第二阴离子化的层可使用例如电子显微镜法(例如，haadf-stem)确认。
[0066]
除了所述第二阴离子化的层之外，所述中间层可进一步包括中性层。在这里，图2a
和2b的中间层的中性层被称作第三中性层以将图2a和2b的中性层与图1a和1b的“第二中性层”区别开。
[0067]
所述第三中性层可包括由[b2o2]表示的组成。这里，b2为介电层材料中的与六个(6个)氧原子配位的阳离子、例如四价阳离子。在一些实施方式中，元素b2可与相邻的钙钛矿型晶体结构的元素b相同。例如，当所述电介质材料包括例如srtio3、catio3、batio3、srhfo3、srzro3、和/或pbtio3的组成时，b2可为，例如，ti、hf、和/或zr。例如，所述第三中性层可由[tio2]、[zro2]、或[hfo2]表示。
[0068]
当所述中间层进一步包括所述第三中性层时，所述第二阴离子化的层的结构稳定性可改善。另外，所述中间层与所述薄膜电极层和所述介电层的结构类似性可提高，并且所述中间层的总体结构稳定性可改善。结果，所述电容器的结构稳定性可改善。所述第三中性层可使用例如电子显微镜法(例如，haadf-stem)确认。
[0069]
所述中间层可因此包括例如所述第二阴离子化的层和所述第三中性层，且所述第二阴离子化的层和所述第三中性层可交替地堆叠。例如，所述第二阴离子化的层和所述第三中性层可沿着[001]方向顺序地堆叠在所述薄膜电极层或所述介电层的(001)面上。例如，所述第二阴离子化的层和所述第三中性层堆叠的顺序可取决于所述中间层堆叠在其上的基底(例如，所述薄膜电极层和/或所述介电层)的表面结构而改变和/或选择。
[0070]
所述中间层中包括的所述第二阴离子化的层和所述第三中性层可各自独立地包括不同的金属元素。所述第二阴离子化的层和所述第三中性层可各自独立地包括不同的材料，且因此所述中间层可具有例如钙钛矿型晶体结构。例如，包括所述第二阴离子化的层和所述第三中性层的中间层可包括模仿钙钛矿型晶体结构的组成。
[0071]
所述中间层包括所述第二阴离子化的层和所述第三中性层，且因此可由复合物(化合物)构成。形成所述中间层的复合物(化合物)在块体状态下可为不稳定的，但是当其具有几纳米的厚度时，其可保持稳定性。所述中间层可包括，例如，由式2表示的金属氧化物：
[0072]
《式2》
[0073]
[a2b2o
x
]
[0074]
在式2中，a2为单价阳离子，b2为四价阳离子，和2.5《x≤3.0。
[0075]
例如，所述中间层可包括金属氧化物，所述金属氧化物包括如下的至少一种：[litio
x
]、[natio
x
]、[ktio
x
]、[rbtio
x
]、[lizro
x
]、[nazro
x
]、[kzro
x
]、[rbzro
x
]、[lihfo
x
]、[nahfo
x
]、[khfo
x
]、和/或[rbhfo
x
]，其中2.5《x≤3.0。
[0076]
参考图3a和3b，根据一些实例实施方式的电容器包括：第一薄膜电极层；第二薄膜电极层；布置在所述第一薄膜电极层和所述第二薄膜电极层之间的介电层；以及布置在所述第一薄膜电极层和所述第二薄膜电极层的至少一个和所述介电层之间的中间层。所述第一薄膜电极层、第二薄膜电极层、介电层、和中间层可具有例如钙钛矿型晶体结构。所述第一薄膜电极层、第二薄膜电极层、和/或介电层可与以上描述的第一薄膜电极层、第二薄膜电极层、和/或介电层基本上类似，且因此，将省略额外的描述以避免冗余。
[0077]
所述中间层可包括中性层。在这里，图3a和3b的中性层被称作第一中性层以将图3a和3b的中性层与图1a和1b的“第二中性层”以及图2a和2b的“第三中性层”区别开。
[0078]
例如，所述中间层可为所述第一中性层。所述第一中性层可包括，例如，由式3表示
且具有钙钛矿型晶体结构的金属氧化物：
[0079]
《式3》
[0080]
[a3b3o3]
[0081]
在式3中，a3为三价阳离子，且b3为三价阳离子。
[0082]
例如，a3和b3可为彼此不同的金属。
[0083]
例如，所述第一中性层可包括由如下的至少一种表示的金属氧化物：[scalo3]、[yalo3]、[laalo3]、[cealo3]、[pralo3]、[ndalo3]、[smalo3]、[dyalo3]、[scgao3]、[ygao3]、[lagao3]、[cegao3]、[prgao3]、[ndgao3]、[smgao3]、[dygao3]、[scino3]、[yino3]、[laino3]、[ceino3]、[prino3]、[ndino3]、[smino3]、和/或[dyino3]。
[0084]
形成所述第一中性层的复合物(化合物)在本体状态下可为不稳定的，但是当其具有几纳米的厚度时，其可保持稳定性。
[0085]
所述第一中性层可包括阳离子化的层(下文“第一阳离子化的层”)和阴离子化的层(下文“第三阴离子化的层”)。包括所述第一阳离子化的层和所述第三阴离子化的层的第一中性层可为结构稳定的，并且包括所述第一中性层的所述中间层与所述薄膜电极层和所述介电层的结构类似性可提高。因此，所述中间层的总体结构稳定性可改善。结果，所述电容器的结构稳定性可改善。所述第一中性层可使用例如电子显微镜法(例如，haadf-stem)确认。
[0086]
所述第一阳离子化的层可由[a3o]
+
表示。这里，a3可为三价阳离子。所述第一阳离子化的层中包括的a3可位于钙钛矿结构中与十二个(12个)氧原子配位的立方八面体位置处。例如，a3可包括形成三价阳离子的第3族金属元素(例如，sc、y、la、ce、pr、nd、sm、和/或dy的至少一种)。例如，所述第一阳离子化的层可包括由[sco]
+
、[yo]
+
、[lao]
+
、[ceo]
+
、[pro]
+
、[ndo]
+
、[smo]
+
、和/或[dyo]
+
的至少一种表示的组成。
[0087]
所述第三阴离子化的层可由[b3o2]-表示。这里，b3可为三价阳离子。例如，所述第三阴离子化的层中包括的b3可位于钙钛矿结构中与六个(6个)氧原子配位的八面体位置处。例如，b3可包括第13族元素(例如，al、ga、和/或in)的至少一种的三价阳离子。例如，所述第三阴离子化的层可包括由[alo2]-、[gao2]-、和/或[ino2]-的至少一种表示的组成。
[0088]
包括所述第一阳离子化的层和所述第三阴离子化的层的所述第一中性层可有效地引起提高的肖特基势垒高度(sbh)。因此，当所述中间层包括这样的第一中性层时，所述电容器的漏电流可被进一步有效地抑制。所述第一阳离子化的层和所述第三阴离子化的层可使用例如电子显微镜法(例如，haadf-stem)确认。
[0089]
图4a和4b显示示出了根据一些实例实施方式的包括中间层的电容器(例如，图1a、2a、和/或3a中所示的电容器的至少一个)的中间层部分的放大结构的示意图。
[0090]
参考图4a和4b，所述中间层可包括例如一至三个单位晶格(单位单元，unit cell)、和/或一至二个单位晶格。
[0091]
所述中间层的厚度可为，例如，约1埃-约15埃例如，约-约和/或约-约在一些实例实施方式中，具有在这些范围内的厚度的中间层可在保持结构稳定性的同时引起提高的肖特基势垒高度(sbh)。
[0092]
在包括所述中间层的电容器中，在所述第一薄膜电极层(和/或所述第二薄膜电极
层)和所述介电层之间的sbh可为1.5ev或更大(例如，1.8ev或更大)。
[0093]
例如，在包括以上描述的中间层的电容器中，在所述第一薄膜电极层(和/或所述第二薄膜电极层)和所述介电层之间的sbh可为约1.5ev-约2.5ev、和/或约1.8ev-约2.1ev。
[0094]
所述中间层可通过例如外延生长形成。因此，所述中间层可具有与所述薄膜电极层和/或所述介电层类似的(和/或相同的)晶体结构；类似的和/或相同的晶格常数；和/或类似者，且可因此具有改善的界面稳定性。
[0095]
参考图1a和4b，根据一种或多种实施方式的电容器包括：第一薄膜电极层；第二薄膜电极层；布置在所述第一薄膜电极层和所述第二薄膜电极层之间的介电层；以及布置在所述第一薄膜电极层或所述第二薄膜电极层的至少一个和所述介电层之间的中间层。所述介电层中包括的电介质没有特别限制，并且可为在所述技术领域中用作电介质的任何材料。所述电介质在室温(25℃)下在1khz-1mhz的范围内的介电常数可为，例如，50或更大、100或更大、250或更大、和/或500或更大；和/或所述电介质在室温(25℃)下在1khz-1mhz的范围内的介电常数可为，例如，100,000或更小、50,000或更小、10,000或更小、5000或更小、1000或更小、或者500或更小。例如，所述电介质在室温(25℃)下在1khz-1mhz的范围内的介电常数可为约100-约100,000、约100-约10,000、约100-约1000、和/或约100-约500。
[0096]
所述介电层可包括，例如，具有钙钛矿型晶体结构且由式4表示的电介质：
[0097]
《式4》
[0098]
a4b4o3[0099]
在式4中，a4为单价、二价、或三价阳离子，且b4为三价、四价、或五价阳离子。
[0100]
所述介电层可包括，例如，包括如下的至少一种的电介质：srtio3、catio3、batio3、srhfo3、cahfo3、bahfo3、srzro3、cazro3、bazro3、pbtio3、nanbo3、natao3、rbtao3、rbnbo3、rbtao3、和/或eutio3。
[0101]
所述电容器中包括的所述介电层的厚度可为大于10nm和/或小于100nm，例如，约10nm-约100nm。当所述介电层的厚度过度增加时，所述电容器的每单位体积的电容可减小。另外，当所述介电层的厚度过度小时，界面中的介电常数减小区域的比例可增加，且因此所述电容器的每单位体积的电容可减小。
[0102]
所述电容器中包括的所述第一薄膜电极层和/或所述第二薄膜电极层各自的厚度可为，例如，约10nm-约1000nm、和/或约10nm-约100nm。当所述薄膜电极层的厚度过度增加时，所述电容器的每单位体积的电容可减小。另外，当所述薄膜电极层的厚度过度小和所述介电层的厚度过度小时，界面中的介电常数减小区域的比例可增加，且因此所述电容器的每单位体积的电容可减小。
[0103]
所述电容器中包括的所述第一薄膜电极层和所述第二薄膜电极层的至少一个可具有钙钛矿型晶体结构。所述薄膜电极层具有钙钛矿型晶体结构，且因此可具有改善的与所述介电层的界面稳定性。例如，电容器可包括：第一和第二薄膜电极层，所述第一和第二薄膜电极层的至少一个包括导电钙钛矿型晶体结构；在所述第一和第二薄膜层之间的介电层，所述介电层包括介电钙钛矿型晶体结构；和连接所述介电钙钛矿型晶体结构和所述导电钙钛矿型晶体结构的中间层，其中，所述介电钙钛矿型晶体结构或所述导电钙钛矿型晶体结构之一包括三元氧化物，所述三元氧化物包括位于立方八面体位置处的a阳离子和位于八面体位置处的b阳离子，和其中所述中间层包括位于立方八面体位置处的第一阳离子
和位于八面体位置处的第二阳离子，使得所述第一阳离子或所述第二阳离子的至少一种具有比在所述三元氧化物的相应位置处的a阳离子或b阳离子低的化合价。a阳离子可为二价阳离子，且所述第一阳离子可为单价阳离子。b阳离子可为四价阳离子，且所述第二阳离子可为单价阳离子、二价阳离子、或三价阳离子的至少一种。所述中间层可包括阴离子化的层和中性层。所述阴离子化的层可包括所述第一阳离子和所述第二阳离子。所述中性层可包括具有钙钛矿型晶体结构的氧化物。所述中性层可具有与a阳离子和b阳离子相同的化合价的阳离子。所述中间层可包括一至三个单位晶格。在通过所述中间层连接的所述介电钙钛矿型晶体结构和所述导电钙钛矿型晶体结构之间的肖特基势垒高度(sbh)可为1.5ev或更大。
[0104]
所述电容器包括以上描述的中间层，且因此所述电容器可具有增加的电容和减小的漏电流。所述电容器的类型没有特别限制。所述电容器可为，例如，用在存储单元中的电容器器件、用在堆叠陶瓷电容器中的堆叠电容器、和/或类似者。
[0105]
图5a显示包括以上描述的中间层(未示出)的电容器20的结构。所述结构包括绝缘基板100、作为电极对的第一薄膜电极11和第二薄膜电极13、和介电层12。第一薄膜电极11和第二薄膜电极13分别用作下部薄膜电极和上部薄膜电极。第一薄膜电极11和第二薄膜电极13间隔开(例如，通过介电层12和中间层)且彼此不电接触，且介电层12布置在第一薄膜电极11和第二薄膜电极13之间。中间层(未示出)布置在第一薄膜电极11和介电层12之间和/或在第二薄膜电极13和介电层12之间。
[0106]
图5b-5d显示各自包括以上描述的中间层(未示出)的电容器20的结构的其它实例。
[0107]
参考图5b，介电层12被布置以覆盖绝缘基板100上的第一薄膜电极11，且第二薄膜电极13被布置以覆盖介电层12。中间层(未示出)被布置在第一薄膜电极11和介电层12之间和/或在第二薄膜电极13和介电层12之间。
[0108]
参考图5c，第一薄膜电极11和第二薄膜电极13被布置在绝缘基板100上，且介电层12被布置在其间。中间层(未示出)被布置在第一薄膜电极11和介电层12之间和/或在第二薄膜电极13和介电层12之间。
[0109]
参考图5d，介电层12被布置以覆盖绝缘基板100上的第一薄膜电极11的一部分，且第二薄膜电极13被布置以覆盖介电层12的一部分。中间层(未示出)被布置在第一薄膜电极11和介电层12之间和/或在第二薄膜电极13和介电层12之间。
[0110]
图6显示根据一些实例实施方式的金属-绝缘体-金属(mim)电容器的结构。
[0111]
参考图6，层间绝缘膜203堆叠在半导体基板201上，并且在层间绝缘膜203中形成的是填充使半导体基板201暴露的接触孔的接触插塞205。成型绝缘膜213形成于具有接触插塞205的所述基板上。成型绝缘膜213具有如下结构：其中下部成型绝缘膜207、蚀刻停止膜209、和上部成型绝缘膜211顺序地堆叠在具有接触插塞205的所述基板上。蚀刻停止膜209不限于图6中所示的位置，且可例如直接形成于接触插塞205和层间绝缘膜203的上表面上。在一些实例实施方式中，成型绝缘膜213可作为包括下部成型绝缘膜207和上部成型绝缘膜211的双层成型绝缘膜、或者作为单个成型绝缘层形成。下部成型绝缘膜207和上部成型绝缘膜211对于蚀刻停止膜209可具有蚀刻选择性。例如，当下部成型绝缘膜207和上部成型绝缘膜211由氧化硅膜形成时，蚀刻停止膜209可由氮化硅膜形成。成型绝缘膜213被图案
化以形成使接触插塞205的上表面和层间绝缘膜203的上表面暴露的存储节点孔215。
[0112]
下部电极217'可包括导电膜(例如，用于下部电极)，并且可形成于具有存储节点孔215的半导体基板的整个表面上。用于下部电极的导电膜217'可作为如下导电膜形成：其具有优异的阶梯(台阶)覆盖，在随后的形成介电膜的过程期间不太(较小)变形，并且具有抗氧化性质。例如，用于下部电极的导电膜217'可由金属氧化物形成，所述金属氧化物包括如下的至少一种：锶-钌氧化物(srruo3)、铱-钌氧化物(irruo3)、锶-铱氧化物(sriro3)、钙-钌氧化物(caruo3)、钙-镍氧化物(canio3)、钡-钌氧化物(baruo3)、和/或钡-锶-钌氧化物((ba,sr)ruo3)。
[0113]
缓冲绝缘膜219可充当下部介电膜，并且可形成于用于下部电极的导电膜217'上。例如，可形成在存储节点孔215中的下部电极217'和缓冲绝缘膜图案(未示出)。所述缓冲绝缘膜图案(未示出)可具有如下结构：其被选择性地除去以使下部电极217
′
的内壁暴露。其中下部介电膜219和上部介电膜223顺序地堆叠的介电膜224形成于具有下部电极217'的半导体基板201的整个表面上方。下部介电膜219和上部介电膜223可含有电介质。例如，上部介电膜223可由具有比下部介电膜219高的介电常数的高k介电膜形成。另外，下部介电膜219可形成与上部介电膜223相比具有更高能带隙的介电膜。
[0114]
例如，下部介电膜219和/或上部介电膜223的至少一个可由金属氧化物膜形成，所述金属氧化物膜包括如下的至少一种：锶-钛氧化物(srtio3)、锂-铌氧化物(linbo3)、钾-铌氧化物(knbo3)、钾-铊氧化物(ktao3)、钡-钛氧化物(batio3)、钠-铌氧化物(nanbo3)、钠-铊氧化物(natao3)、钙-锆氧化物(cazro3)、钡-锆氧化物(bazro3)、和/或锶-锆氧化物(srzro3)。
[0115]
在一些实例实施方式中，尽管未示出，但是下部介电膜219和上部介电膜223可形成单个介电膜，且该单个介电膜可由如上所列的金属氧化物膜形成。
[0116]
上部电极225形成于上部介电膜223上，且上部电极225可由具有比下部电极217
′
的功函大的功函的金属膜形成。
[0117]
上部电极225可由选自ru膜、pt膜、和ir膜的至少一种贵金属膜形成。
[0118]
例如，上部介电膜223可由ta2o5膜、tio2膜、掺杂的tio2膜、和/或sto(srtio3)膜的至少一种形成，且下部介电膜219可由hfo2膜、zro2膜、al2o3膜、和/或la2o3膜的至少一种形成。
[0119]
例如，上部介电膜223和下部介电膜219可由锶-钛氧化物(srtio3)膜形成。
[0120]
中间介电膜221可介于下部介电膜219和上部介电膜223之间。下部介电膜219和上部介电膜223可作为结晶或非晶的介电膜形成，且中间介电膜221可作为结晶或非晶的介电膜形成。例如，下部介电膜219可由各自具有结晶或非晶结构的hfo2膜、zro2膜、al2o3膜、和/或la2o3膜的至少一种形成，且中间介电膜221可由锶-钛氧化物(srtio3)膜形成。
[0121]
在一些实例实施方式中，中间介电膜221可由各自具有结晶或非晶结构的hfo2膜、zro2膜、al2o3膜、la2o3膜、ta2o5膜、掺杂的tio2膜、和/或sto膜的至少一种形成。例如，中间介电膜221可由锶-钛氧化物(srtio3)膜形成。此外，中间介电膜221可由各自具有结晶或非晶结构的ta2o5膜、tio2膜、掺杂的tio2膜、和/或sto膜的至少一种形成。如上所述，中间介电膜221作为具有结晶或非晶结构的介电膜形成，且因此介电膜224的击穿电压特性可改善。例如，当下部介电膜219和上部介电膜223作为各自具有结晶结构的介电膜形成时，下部介电
膜219和上部介电膜223的击穿电压可改善，但漏电流特性可恶化。因此，在下部介电膜219和上部介电膜223之间形成作为具有非晶结构的介电膜的中间介电膜221，且因此可提供具有优异的电特性例如漏电流特性和击穿电压特性的电容器。
[0122]
中间层(未示出)在具有下部电极217
′
的半导体基板201的正面(前表面)与其中下部介电膜219、中间介电膜221、和上部介电膜223顺序地堆叠的介电膜224之间和/或在下部电极217
′
和介电膜224之间形成。
[0123]
通过额外地包括所述中间层(未示出)，所述mim电容器可具有进一步改善的漏电流特性。
[0124]
图6中所示的mim电容器可具有凹形结构、柱子、和/或圆柱体结构。
[0125]
根据一些实例实施方式的电子器件包括以上描述的电容器。所述电子器件具有包括所述中间层的电容器，且因此具有减少的漏电流并提供优异的器件特性。
[0126]
所述电子器件可为，例如，半导体器件。所述电子器件可为，例如，存储器件。所述存储器件可为，例如，动态随机存取存储器(dram)、闪速存储器(闪存)、或类似者.
[0127]
图7显示根据一些实例实施方式的沟槽电容器型动态随机存取存储器(沟槽电容器型dram)的结构。
[0128]
参考图7，在p型半导体基板320上以场氧化物膜321形成器件隔离区。栅电极323和源/漏区322和322'形成于所述器件隔离区中。高温氧化物(hto)膜被形成作为层间绝缘膜324。其中将不形成沟槽的部分被沟槽缓冲层封盖，然后，源区322的一部分被打开以形成接触部分。
[0129]
沟槽形成于层间绝缘膜324的侧壁上，且侧壁氧化物膜325形成于所述沟槽的底部部分的整个侧壁上。侧壁氧化物膜325可补偿在用于形成所述沟槽的蚀刻期间在半导体基板中发生的损伤，并且还用作在硅基板和稍后将形成的存储电极之间的介电膜。在形成于所述沟槽侧壁上的源区322中，除了源区322在栅极侧上的部分之外，源区的整个侧壁被暴露。
[0130]
pn结332形成于源区322的侧壁部分上，例如通过杂质注入而形成，源区322形成于栅电极的左侧处，且漏区322'形成于栅电极的右侧处。沟槽形成于源区322中，沟槽的侧壁的栅极侧与源区322直接接触，且杂质被额外地注入源区322中以在另一侧上形成pn结332。
[0131]
多晶硅层在层间绝缘膜324的一部分、暴露的源区、和所述沟槽中的侧壁氧化物膜325上被形成作为存储电极326。存储电极326被形成为不仅接触在栅电极323的侧面上的源区322，而且接触与所述沟槽的上部侧壁的周边接触的整个源区322。此外，在所述沟槽的上部侧壁周围形成的源区322由于所注入的杂质而被扩大，且因此源区更稳固地接触存储电极326。然后，沿着存储电极326的上表面以电容器的电介质形成介电绝缘膜327，并且在绝缘膜327上形成作为板电极328的多晶硅层，由此完成沟槽电容器型dram。
[0132]
在所述沟槽电容器型dram中，以上描述的中间层(未示出)被额外地设置在存储电极326和介电绝缘膜327之间。
[0133]
根据一些实例实施方式，制造所述电容器的方法包括：提供第一薄膜电极层(或第二薄膜电极层)；通过外延生长在所述第一薄膜电极层(或所述第二薄膜电极层)的一个表面上布置中间层；在所述中间层上布置介电层；和在所述介电层上布置另一薄膜电极层以提供所述电容器，其中所述电容器包括：第一薄膜电极层；第二薄膜电极层；布置在所述第
一薄膜电极层和所述第二薄膜电极层之间的介电层；以及布置在所述第一薄膜电极层或所述第二薄膜电极层的至少一个和所述介电层之间的中间层。在所述第一薄膜电极层(或所述第二薄膜电极层)上的所述中间层可至少部分地由于所述外延生长而具有与所述第一薄膜电极层(或所述第二薄膜电极层)相同类型的晶体结构(即使具有与其不同的组成)。所述中间层可包括第一阴离子化的层、第二阴离子化的层、和/或第一中性层，所述第一阴离子化的层包括单价阳离子、二价阳离子、或具有20或更大的原子量的三价阳离子，所述第二阴离子化的层包括单价阳离子，且所述第一中性层包括多种三价阳离子，如以上所讨论的。所述介电层可包括具有钙钛矿型晶体结构的三元氧化物。通过如上所述的方法制造的电容器包括所述中间层，且因此，漏电流可减小。
[0134]
例如，制造如图5a-5d中的电容器的方法可包括，首先，提供第一薄膜电极11(或第二薄膜电极13)。
[0135]
在一些实例实施方式中，第一薄膜电极11(和/或第二薄膜电极13)可各自包括如下的至少一种：锶-钌氧化物(srruo3)、铱-钌氧化物(irruo3)、锶-铱氧化物(sriro3)、钙-钌氧化物(caruo3)、钙-镍氧化物(canio3)、钡-钌氧化物(baruo3)、钡-锶-钌氧化物((ba,sr)ruo3)、铱(ir)、铱-钌(irru)合金、氧化铱(iro2)、钛-铝氮化物(tialn)、氧化钛(tio2)、钌(ru)、铂(pt)、氧化锆(zro2)、氧化锡(sno2)、铟-锡氧化物(ito)、和/或类似者。然而，实施方式不限于此。例如，可使用本领域中可用的另外的电极材料。这些材料可单独或者以彼此的组合使用。
[0136]
第一薄膜电极11和/或第二薄膜电极13的至少一个可为具有钙钛矿型晶体结构的氧化物。例如，第一薄膜电极11和/或第二薄膜电极13的至少一个可包括如下的至少一种：锶-钌氧化物(srruo3)、铱-钌氧化物(irruo3)、锶-铱氧化物(sriro3)、钙-钌氧化物(caruo3)、钙-镍氧化物(canio3)、钡-钌氧化物(baruo3)、和/或钡-锶-钌氧化物((ba,sr)ruo3)。
[0137]
第一薄膜电极11和/或第二薄膜电极13可通过如下形成：通过电子束外延工艺、液相外延工艺、气相外延工艺、化学气相沉积工艺、溅射工艺、原子层沉积工艺、脉冲激光沉积工艺、和/或类似者来沉积金属、金属氧化物、金属氮化物、金属氧氮化物、或金属合金。第一薄膜电极11和第二薄膜电极13各自具有单层结构和/或多层结构。
[0138]
在一些实例实施方式中，第一薄膜电极11(和/或第二薄膜电极13)可通过如下形成：将通过涂覆和干燥包括导电材料的电极糊而获得的涂覆膜热处理。
[0139]
涂覆方法不使用真空工艺或高温工艺，且因此可简单地制造第一薄膜电极11或第二薄膜电极13。
[0140]
所述电极糊可包括导电材料颗粒、有机组分、和溶剂。
[0141]
所述导电材料可为通常可用于电极的任何导电材料。所述导电材料的实例包括：导电金属氧化物例如氧化锡、氧化铟、和铟-锡氧化物(ito)；金属/准金属例如铂、金、银、铜、铁、锡、锌、铝、铟、铬、锂、钠、钾、铯、钙、镁、钯、钼、非晶硅、和多晶硅、或其合金；无机导电材料例如碘化铜、硫化铜、或类似者；导电聚合物例如聚噻吩、聚吡咯、聚苯胺、聚亚乙基二氧噻吩、和聚苯乙烯磺酸，其导电性通过用络合物、碘和类似者掺杂而改善；以及碳材料。尽管所述导电材料可单独使用，但是多种导电材料可通过层叠或混合而以组合使用。
[0142]
所述导电材料为例如金属颗粒。通过使用金属颗粒，所述电容器的抗弯曲性改善，
和/或即使当重复施加电压时，矫顽电场也不增大。因此，不均匀的部分形成于导电膜的表面上，且所述介电层设置在所述不均匀的部分上以呈现出锚定效应，由此改善在所述电极和所述介电层之间的接触。例如，所述金属颗粒可包括选自如下的至少一种：金、银、铜、铂、铅、锡、镍、铝、钨、钼、铬、钛、和铟。
[0143]
用在所述电极糊中的有机组分和溶剂可与用在所述介电层中的那些相同。
[0144]
接着，通过外延生长在第一薄膜电极11或第二薄膜电极13的一个表面上布置所述中间层(未示出)。
[0145]
如上所述，所述中间层可包括所述第一阴离子化的层，可包括所述第二阴离子化的层，或者可包括所述第一中性层。
[0146]
例如，所述外延生长可使用分子束外延工艺、液相外延工艺、气相外延工艺、和/或类似者进行。
[0147]
当使用分子束外延工艺形成所述中间层(未示出)时，例如，在将其上形成经表面处理的第一薄膜电极11的绝缘基板100装载到反应腔室中之后，可将第一薄膜电极11保持在约400℃-约800℃的温度，并且在所述腔室中可将氧化剂的分压例如氧气分压保持在约10-8
托-约10-5
托。可通过使金属从金属前体升华而供应用于形成所述中间层的金属。随后，将气态金属供应到经表面处理的第一电极11上，然后可供应氧化剂以在经表面处理的第一薄膜电极11上形成所述中间层(未示出)。当所述中间层(未示出)包括[gao2]-层，并且所述金属前体由镓(和/或含有镓的第一前体化合物)组成时，所述氧化剂可包括氧气(o2)、臭氧(o3)、二氧化氮(no2)、和/或氧化二氮(n2o)。所述氧化剂可为例如氧气。
[0148]
接着，在所述中间层(未示出)上，可布置介电层12。
[0149]
例如，介电层12可包括如下的至少一种：锶-钛氧化物(srtio3)、锂-铌氧化物(linbo3,)、钾-铌氧化物(knbo3)、钾-铊氧化物(ktao3)、钡-钛氧化物(batio3)、钙-钛氧化物(catio3)、铅-钛氧化物(pbtio3)、钠-铌氧化物(nanbo3)、钠-铊氧化物(natao3)、钙-锆氧化物(cazro3)、钡-锆氧化物(bazro3)、锶-锆氧化物(srzro3)、和/或类似者。
[0150]
介电层12可为具有钙钛矿型晶体结构的氧化物。例如，介电层12可为锶-钛氧化物(srtio3)。
[0151]
介电层12可使用例如化学气相沉积工艺、有机金属化学气相沉积工艺、分子束外延工艺、气相外延工艺、液相外延工艺、溶胶-凝胶工艺、溅射工艺、脉冲激光沉积工艺、原子层沉积工艺、或类似者形成。
[0152]
当使用分子束外延工艺形成介电层12时，例如，在将其上形成所述中间层的绝缘基板100装载到反应腔室中之后，可将所述中间层保持在约400℃-约800℃的温度，并且在所述腔室中可将氧化剂的分压例如氧气分压保持在约10-8
托-约10-5
托。可通过使金属从金属前体升华而供应用于形成介电层12的气态金属。随后，将气态金属供应到所述中间层上，然后可供应氧化剂以在所述中间层上形成介电层12。
[0153]
例如，当介电层12包括srtio3层时，第一金属前体可由锶和/或含有锶的第一前体化合物以及钛或含有钛的第二前体化合物组成，并且所述氧化剂可包括氧气(o2)、臭氧(o3)、二氧化氮(no2)、或氧化二氮(n2o)。所述氧化剂可为例如氧气。
[0154]
当使用化学气相沉积工艺形成介电层12时，可将其上形成所述中间层的绝缘基板100装载于反应腔室中，并且可将所述反应腔室保持在约500℃-约600℃的温度和约1托至
约10托的压力。
[0155]
随后，将金属前体提供到所述中间层上，然后供应氧化剂以在所述中间层上形成介电层12。当介电层12包括srtio3层时，所述金属前体可由锶或含有锶的第一前体化合物和钛或含有钛的第二前体化合物组成，并且所述氧化剂可包括氧气(o2)、臭氧(o3)、二氧化氮(no2)、氧化二氮(n2o)、和/或类似者。
[0156]
通过对介电层12进行热处理工艺，可使构成介电层12的材料额外地结晶。例如，在氧(o2)气、氮(n2)气、氩(ar)气、氨(nh4)气、或其混合物的气氛下通过快速热处理工艺(rtp)将介电层12热处理。所述快速热处理工艺在约500℃-约650℃的温度下进行约30秒至约3分钟。
[0157]
在一些实例实施方式中，介电层12可通过如下形成：将通过涂覆和干燥包括以上描述的电介质的电介质糊而获得的涂覆膜热处理。
[0158]
涂覆方法不使用真空工艺或高温工艺，且因此可简单地制造介电层12。
[0159]
所述电介质糊包括以上描述的电介质、有机组分、和溶剂。所述电介质糊包括电介质颗粒。所述有机组分嵌入在电介质颗粒之间的空隙中以防止电容器的短路和改善所述电容器的生产得率。
[0160]
所述有机组分的实例包括单体、低聚物、聚合物、光聚合引发剂、增塑剂、流平剂、表面活性剂、硅烷偶联剂、消泡剂、颜料、和/或分散剂。考虑到改善所述电容器的抗弯曲性，例如，所述有机组分可为低聚物或聚合物。所述低聚物或聚合物可为，例如，热塑性树脂、热固性树脂、或类似者。所述低聚物或聚合物的实例包括丙烯酸类树脂、环氧树脂、酚醛清漆树脂、酚醛树脂、聚酰亚胺前体树脂、聚酰亚胺树脂、聚硅氧烷树脂、氟树脂、聚乙烯醇缩醛树脂、和/或类似者。
[0161]
可使用任何溶剂，只要其分散所述电介质颗粒和溶解所述有机组分。所述溶剂的实例可包括有机溶剂，其包括：基于酮的溶剂例如甲基乙基酮、丙酮、二乙基酮、甲基异丁基酮、甲基异丙基酮、环戊酮、和环己酮；基于醇的溶剂例如甲醇、乙醇、异丙醇、异丁醇、苯甲醇、甲氧基甲基丁醇、乙二醇、一缩二乙二醇、和丙三醇；基于醚的溶剂例如二乙基醚、二异丙基醚、1,2-二甲氧基乙烷、1,4-二氧六环、四氢呋喃、四氢吡喃、苯甲醚、一缩二乙二醇二甲基醚(二甘醇二甲醚)、和一缩二乙二醇乙基醚(卡必醇)；基于溶纤剂的溶剂例如甲基溶纤剂、乙基溶纤剂、和苯基溶纤剂；基于脂族烃的溶剂例如己烷、戊烷、庚烷、和环己烷；基于芳族烃的溶剂例如甲苯、二甲苯、和苯；芳族杂环化合物溶剂例如吡啶、吡嗪、呋喃、吡咯、噻吩、和n-甲基吡咯烷酮；基于酰胺的溶剂例如n,n-二甲基甲酰胺和n,n-二甲基乙酰胺；基于卤素化合物的溶剂例如三氯乙烯、二氯甲烷、氯仿、1,2-二氯乙烷、和氯苯；基于酯的溶剂例如乙酸乙酯、乙酸甲酯、甲酸乙酯、乳酸乙酯、碳酸二甲酯、碳酸二乙酯、碳酸亚丙酯、和γ-丁内酯；基于硫化合物的溶剂例如二甲亚砜和环丁砜；基于腈的溶剂例如乙腈、丙腈、和丙烯腈；基于有机酸的溶剂例如甲酸、乙酸、三氯乙酸、和三氟乙酸；和其混合溶剂。
[0162]
所述涂覆方法的实例包括旋涂、刮涂、狭缝模头涂覆、丝网印刷、棒涂、流延、凹版印刷、柔版印刷、胶版印刷、浸涂、喷墨印刷、和分配。在这些涂覆方法之中，考虑到图案可加工性和膜可成形性，例如，可使用丝网印刷、凹版印刷、柔版印刷、胶版印刷、喷墨印刷、分配、或类似者。
[0163]
从涂覆膜除去溶剂的方法可为，例如，使用烘箱、热板、或红外光的热干燥或真空
干燥，并且，例如，可在约50℃-约140℃的温度下进行约1分钟至约几小时。
[0164]
接着，为了改善介电特性，可使所述涂覆膜固化。固化温度取决于电介质化合物的种类、所使用的溶剂、和基板的种类进行选择。例如，当所述电介质糊中的有机组分为丙烯酸类树脂时，从耐热性的观点来看，固化温度在约50℃-约300℃的范围内。此外，当绝缘基板为聚对苯二甲酸乙二醇酯时，考虑到防止由于所述基板的热膨胀所致的加工精度的恶化，固化温度可保持在约50℃-约150℃的范围内。作为固化方法，可利用：使用烘箱、热板或红外光的热固化或真空固化，使用氙气闪光灯的固化，以及使用uv光的光固化。
[0165]
为了提高所述介电层的平坦度，可在通过涂覆和干燥所述电介质糊而获得的涂覆膜上形成平坦化层。所述平坦化层的材料可为已知的树脂例如聚酰亚胺树脂、聚硅氧烷树脂、丙烯酸类树脂、和/或环氧树脂。例如，考虑到介电特性，所述平坦化层的厚度可小于所述介电层的厚度。
[0166]
所述介电层可被图案化或者不被图案化。考虑到通过减少在介电元件之间的串扰而防止误读，所述介电层可被图案化。作为图案化方法，例如，考虑到精细加工，可使用其中所述有机组分包括光敏有机组分的光刻法加工。当使用光刻法加工时，可高度地集成介电元件。
[0167]
接着，在介电层12上布置另一薄膜电极层以提供电容器20。
[0168]
布置另一薄膜电极层的方法可与布置第一薄膜电极11或第二薄膜电极13的方法相同。
[0169]
当首先布置第一薄膜电极11时，第二薄膜电极13布置在介电层12上。当首先布置第二薄膜电极13时，第一薄膜电极11布置在介电层12上。
[0170]
通过在介电层12上布置第二薄膜电极13或第一薄膜电极11，制备电容器20。
[0171]
图8显示根据一些实例实施方式的包括层结构体的存储器件1200。存储器件1200可为，例如，非易失性铁电存储器件(例如，fram)。
[0172]
参考图8，存储器件1200可包括基板1210、在基板1210中形成的第一和第二掺杂区1220和1230、栅叠层1240、导电插塞1260、和数据存储元件1270、和层间绝缘层1250。基板1210可包括半导体基板。第一和第二掺杂区1220和1230彼此分开。第一和第二掺杂区1220和1230可通过在基板1210的预定的(或另外地确定的)区域中掺杂p型或n型导电杂质而形成。掺杂在第一和第二掺杂区1220和1230中的导电杂质的类型可与掺杂在基板1210中的导电杂质的类型相反。例如，当基板1210为p型半导体基板时，第一和第二掺杂区1220和1230可为用n型导电杂质掺杂的区域。第一和第二掺杂区1220和1230之一可为源区，且另一个可为漏区。
[0173]
栅叠层1240在基板1210上在第一掺杂区1220和第二掺杂区1230之间形成。栅叠层1240可包括顺序地堆叠的栅绝缘层和栅电极。栅叠层1240以及第一和第二掺杂区1220和1230可形成晶体管。
[0174]
形成层间绝缘层1250以覆盖所述晶体管。层间绝缘层1250的上表面可为平坦的。在一个实例中，层间绝缘层1250可包括氧化硅层，但不限于此。第二掺杂区1230通过其暴露的通孔h1形成于层间绝缘层1250中。通孔h1可位于第二掺杂区1230上。导电插塞1260可被包括在通孔h1中。例如，通孔h1可被导电插塞1260完全填充。导电插塞1260的一个表面(例如，底表面)与第二掺杂区1230直接接触。
[0175]
配置作为数据存储元件的电容器20可提供在层间绝缘层1250上和以覆盖通孔h1和导电插塞1260。电容器20可与导电插塞1260直接接触。数据存储元件1270可包括下部电极11、介电层12、和上部电极13。电容器20、下部电极11、介电层12、和上部电极13可分别为图5a-5d的电容器20、第一薄膜电极11、介电层12、和第二薄膜电极13。在一些实例实施方式中，所述栅绝缘层可包括介电层12。
[0176]
然而，存储器件1200不限于此。例如，在一些实施方式中，电容器20可直接连接到所述晶体管，和/或电容器20和所述晶体管可共享掺杂区(例如，第二掺杂区1230)。
[0177]
图8示意性地说明实例存储器件1200。然而，如图9中所示，半导体装置d10可具有其中多个电容器和多个场效应晶体管重复地布置的结构。
[0178]
参考图9，半导体装置d10可包括：包括栅叠层1240和基板1210的场效应晶体管，基板1210具有源、漏、和沟道；布置在基板1210上而不与栅叠层1240重叠的接触结构1230；和布置在接触结构1230上的电容器20。半导体装置d10可进一步包括位线结构930，其与所述场效应晶体管彼此电连接。图9说明其中接触结构1230和电容器20在x和y方向上重复地布置的半导体装置d10，但这为非限制性实例。例如，接触结构1230可布置在x和y方向上，且电容器20可以六边形形状例如蜂窝结构布置。
[0179]
图10和11为示意性地说明可应用于根据实施方式的电子器件的电子器件构造的概念图。
[0180]
参考图10，电子器件构造3000可包括存储单元3010、算术逻辑单元(alu)3020、和控制单元3030。存储单元3010、alu 3020、和控制单元3030可彼此电连接。例如，电子器件构造3000可作为包括存储单元3010、alu3020、和/或控制单元3030的单个芯片实施。例如，存储单元3010、alu 3020、和控制单元3030可通过芯片上的金属线彼此连接用于在其间的直接通信。存储单元3010、alu 3020、和/或控制单元3030可被单片集成在单个基板上以形成单个芯片。输入/输出器件(设备)2000可连接至电子器件构造(芯片)3000。控制单元3030可包括处理电路系统例如包括逻辑电路的硬件；硬件/软件组合例如执行软件的处理器；或其组合。例如，所述处理电路系统更具体地可包括，但不限于，中央处理器(cpu)、算术逻辑单元(alu)、数字信号处理器、微机、现场可编程门阵列(fpga)、和可编程逻辑单元、微处理器、专用集成电路(asic)等。类似地，尽管电子器件构造3000被示出为包括alu 3020，但是电子器件构造3000没有限制，并且可包含额外的和/或替代的处理电路系统。存储单元3010可包括主存储器和高速缓冲存储器(cache memory)。电子器件构造(芯片)3000可为片上存储器处理单元。
[0181]
存储单元3010、alu 3020、和/或控制单元3030可各自独立地包括以上描述的层结构体。参考图11，高速缓冲存储器1510、alu 1520、和控制单元1530可形成中央处理器(cpu)1500，且高速缓冲存储器1510可包括静态随机存取存储器(sram)。主存储器1600和辅助储存器1700可与cpu1500分开地提供。主存储器1600可包括动态随机存取存储器(dram)，所述动态随机存取存储器(dram)包括层结构体，例如以上描述的那些。
[0182]
在一些情况中，电子器件构造可以如下形式实施：其中单位计算器件和单位存储器件在单个芯片上彼此相邻而没有子单元。
[0183]
下文中，将参照以下实施例和对比例更详细地描述本公开内容。然而，这些实施例仅用于说明的目的且不意图限制本公开内容的范围。
[0184]
(电容器的制造)
[0185]
实施例1：[gao2]-第一阴离子化的层，1个单位晶格
[0186]
在具有100埃的厚度的srruo3第一薄膜电极的(001)面上，在[001]方向上顺序地生长[gao2]-第一阴离子化的层和[sro]第二中性层以形成中间层。
[0187]
所述中间层由srgao
x
(其中2.5《x≤3.0)作为复合物表示。所述中间层包括具有的厚度的1个单位晶格。分子束外延在5
×
10-8
至8
×
10-8
托的氧气分压下进行，且所述第一薄膜电极的温度为700℃。
[0188]
通过相同的方法在所述srgao
x
中间层上生长srtio3介电层至的厚度。
[0189]
通过相同的方法在所述srtio3介电层上形成具有的厚度的srruo3第二薄膜电极，以由此制造电容器。
[0190]
实施例2：[ino2]-第一阴离子化的层，1个单位晶格
[0191]
以与实施例1中相同的方式制造电容器，除了如下之外：形成[ino2]-阴离子化的层代替[gao2]-阴离子化的层。
[0192]
实施例3：[beo2]-2
第一阴离子化的层，1个单位晶格
[0193]
以与实施例1中相同的方式制造电容器，除了如下之外：形成[beo2]-2
阴离子化的层代替[gao2]-阴离子化的层。
[0194]
实施例4：[mgo2]-2
第一阴离子化的层，1个单位晶格
[0195]
以与实施例1中相同的方式制造电容器，除了如下之外：形成[mgo2]-2
阴离子化的层代替[gao2]-阴离子化的层。
[0196]
实施例5：[lio2]-3
第一阴离子化的层，1个单位晶格
[0197]
以与实施例1中相同的方式制造电容器，除了如下之外：形成[lio2]-3
阴离子化的层代替[gao2]-阴离子化的层。
[0198]
实施例6：[lio]-第二阴离子化的层，1个单位晶格
[0199]
在具有的厚度的srruo3第一薄膜电极的(001)面上，在[001]方向上顺序地生长[lio]-第二阴离子化的层和[tio2]第三中性层。
[0200]
所述中间层由litio
x
(其中2.5《x≤3.0)作为复合物表示。所述中间层包括具有的厚度的1个单位晶格。分子束外延在5
×
10-8
至8
×
10-8
托的氧气分压下进行，且所述第一薄膜电极的温度为700℃。
[0201]
通过如实施例1中相同的方法在所述litio
x
中间层上生长srtio3介电层至的厚度。
[0202]
通过如实施例1中相同的方法在所述srtio3介电层上形成具有的厚度的srruo3第二薄膜电极，以由此制造电容器。
[0203]
实施例7：[nao]-第二阴离子化的层，1个单位晶格
[0204]
以与实施例6中相同的方式制造电容器，除了如下之外：形成[nao]-阴离子化的层代替[lio]-阴离子化的层。
[0205]
实施例8：[ko]-第二阴离子化的层，1个单位晶格
[0206]
以与实施例6中相同的方式制造电容器，除了如下之外：形成[ko]-阴离子化的层
代替[lio]-阴离子化的层。
[0207]
实施例9：[rbo]-第二阴离子化的层，1个单位晶格
[0208]
以与实施例6中相同的方式制造电容器，除了如下之外：形成[rbo]-阴离子化的层代替[lio]-阴离子化的层。
[0209]
实施例10：[sco]
+
第一阳离子化的层和[gao2]-第三阴离子化的层，1个单位晶格
[0210]
在具有的厚度的srruo3第一薄膜电极的(001)面上，在[001]方向上顺序地生长[sco]
+
第一阳离子化的层和[gao2]-第三阴离子化的层以形成中间层。
[0211]
所述中间层由scgao3作为钙钛矿复合物表示。所述中间层包括具有作为钙钛矿复合物表示。所述中间层包括具有的厚度的1个单位晶格。分子束外延在5
×
10-8
至8
×
10-8
托的氧气分压下进行，且所述第一薄膜电极的温度为700℃。
[0212]
通过如实施例1中相同的方法在所述srgao3中间层上生长srtio3介电层至的厚度。
[0213]
通过如实施例1中相同的方法在所述srtio3介电层形成具有的厚度的srruo3第二薄膜电极，以由此制造电容器。
[0214]
实施例11：[lao]
+
第一阳离子化的层和[alo2]-第三阴离子化的层，1个单位晶格
[0215]
在具有的厚度的srruo3第一薄膜电极的(001)面上，在[001]方向上顺序地生长[lao]
+
第一阳离子化的层和[alo2]-第三阴离子化的层以形成中间层。
[0216]
所述中间层由laalo3作为钙钛矿复合物表示。所述中间层包括具有作为钙钛矿复合物表示。所述中间层包括具有的厚度的1个单位晶格。分子束外延在5
×
10-8
至8
×
10-8
托的氧气分压下进行，且所述第一薄膜电极的温度为700℃。
[0217]
通过如实施例1中相同的方法在所述laalo3中间层上生长srtio3介电层至的厚度。通过如实施例1中相同的方法在所述srtio3介电层上形成具有的厚度的srruo3第二薄膜电极，以由此制造电容器。
[0218]
实施例12：[gao2]-第一阴离子化的层，2个单位晶格
[0219]
以与实施例1中相同的方式制造电容器，除了如下之外：将srgao
x
中间层的厚度改变为2个单位晶格。
[0220]
对比例1：[lao]
+
第一阳离子化的层，1个单位晶格
[0221]
在具有的厚度的srruo3第一薄膜电极的(001)面上，在[001]方向上顺序地生长[lao]
+
第一阳离子化的层和[tio2]第三中性层以形成中间层。
[0222]
所述中间层由latio
x
(其中2.5《x≤3.0)作为复合物表示。所述中间层包括具有的厚度的1个单位晶格。分子束外延在5
×
10-8
至8
×
10-8
托的氧气分压下进行，且所述第一薄膜电极的温度为700℃。
[0223]
通过如实施例1中相同的方法在所述latio
x
中间层上生长srtio3介电层至的厚度。
[0224]
通过如实施例1中相同的方法在所述srtio3介电层上形成具有的厚度的srruo3第二薄膜电极，以由此制造电容器。
[0225]
对比例2：[yo]
+
第一阳离子化的层，1个单位晶格
[0226]
以与对比例1中相同的方式制造电容器，除了如下之外：形成[yo]
+
阳离子化的层代替[lao]
+
阳离子化的层。
[0227]
对比例3：[yo]
+
第一阳离子化的层，2个单位晶格
[0228]
以与对比例2中相同的方式制造电容器，除了如下之外：将中间层的厚度增加至2个单位晶格。
[0229]
对比例4:不含中间层
[0230]
以与实施例1中相同的方式制造电容器，除了如下之外：省略引入中间层的步骤。
[0231]
评价实施例1：当包括第一阴离子化的层时的肖特基势垒高度(sbh)计算
[0232]
计算其中第一阴离子化的层作为中间层设置在srruo3和srtio3之间的层叠体相对于srruo3(电极)/srtio3(电介质)的层叠体的肖特基势垒高度(sbh)的变化量(δv)，且结果的一些示于表1中。
[0233]
参考图1a和1b，第一阴离子化的层作为中间层布置在srruo3和srtio3之间。所述中间层中包括的金属阳离子位于钙钛矿结构中与6个氧原子配位的八面体位置处，并且对应于abo3的组成中的b。
[0234]
使用维也纳从头算模拟软件包(vienna ab initio simulation package)(vasp)在密度泛函理论(dft)的框架中计算介电常数和带隙。
[0235]
其中布置有中间层的层叠体的肖特基势垒高度(sbh)由方程1表示。goldschmidt容忍因子(t)为表明立方钙钛矿结构的稳定性的参数。越接近于1表明立方钙钛矿结构的越高的稳定性。goldschmidt容忍因子(t)由方程2表示。
[0236]
《方程1》
[0237]
sbh＝φ-χ+δv
[0238]
在方程1中，φ为电极的功函，χ为电介质的电子亲和势，且δv为sbh的变化量。
[0239]
《方程2》
[0240][0241]
在方程2中，ra为a离子的离子半径，rb为b离子的离子半径，ro为氧的离子半径，且t为goldschmidt容忍因子。
[0242]
[表1]
[0243]
中间层中间层的阳离子sbh的变化量[ev]goldschmidt容忍因子(t)[gao2]-ga
+3
1.240.99[ino2]-in
+3
0.110.91[beo2]-2
be
+2
1.431.09[mgo2]-2
mg
+2
1.491.02[lio2]-3
li
+
1.510.93
[0244]
如表1中所示，证实，第一阴离子化的层作为中间层布置在电极和介电层之间，且因此，包括具有拥有范围0.9-1.10的goldschmidt容忍因子(t)的立方钙钛矿结构的中间层的层叠体具有提高的肖特基势垒高度。
[0245]
肖特基势垒高度的该提高被认为是由于第一阴离子化的层引起具有与相应电极相反的极性的屏蔽电荷，且因此导致在电极和介电层之间的额外的静电电位差。
[0246]
因此，证实，作为中间层设置在电极和介电层之间的第一阴离子化的层适合作为用于电容器的漏电流阻挡层。
[0247]
评价实施例2：当包括第二阴离子化的层时的sbh计算
[0248]
计算其中第二阴离子化的层为在srruo3和srtio3之间的中间层的层叠体相对于srruo3(电极)/srtio3(电介质)的层叠体的肖特基势垒高度(sbh)的变化量(δv)，且结果的一些示于表2中。
[0249]
参考图2a和2b，第二阴离子化的层作为中间层布置在srruo3和srtio3之间。中间层中包括的金属阳离子位于钙钛矿结构中与12个氧原子配位的立方八面体位置处，并且对应于abo3的组成中的a。使用维也纳从头算模拟软件包(vasp)在密度泛函理论(dft)的框架中计算介电常数和带隙。
[0250]
其中布置有中间层的层叠体的肖特基势垒高度(sbh)由方程1表示。goldschmidt容忍因子(t)为表明立方钙钛矿结构的稳定性的参数。越接近于1，立方钙钛矿结构的稳定性越高。goldschmidt容忍因子(t)由方程2表示。
[0251]
[表2]
[0252]
中间层中间层的阳离子sbh的变化量[ev]goldschmidt容忍因子(t)[lio]-li
+
0.590.88[nao]-na
+
0.960.98[ko]-k
+
0.931.07[rbo]-rb
+
0.591.10[sro]sr
+2
0.01.00[bao]ba
+2
0.021.06[yo]
+y+3-0.620.93[lao]
+
la
+3-0.670.97[smo]
+
sm
+3-0.650.93[dyo]
+
dy
+3-0.610.97
[0253]
如表2中所示，证实，第二阴离子化的层作为具有单价阳离子的中间层布置在电极和介电层之间，且因此，层叠体的肖特基势垒高度主要地(大大地)提高，且立方钙钛矿结构是稳定的，其中goldschmidt容忍因子(t)接近于1。
[0254]
因此，证实，作为中间层布置在电极和介电层之间的第二阴离子化的层适合作为用于电容器的漏电流阻挡层。
[0255]
同时，当阳离子化的层作为中间层布置在电极和介电层之间时，层叠体的肖特基势垒高度相反地降低。
[0256]
评价实施例3：当包括第一中性层时的sbh计算
[0257]
计算其中第一中性层作为中间层布置在srruo3和srtio3之间的层叠体相对于srruo3(电极)/srtio3(电介质)的层叠体的肖特基势垒高度(sbh)的变化量，且结果的一些示于表3中。
[0258]
参考图3a和3b，第一中性层作为中间层布置在srruo3和srtio3之间。第一中性层包
括具有abo3的组成的钙钛矿复合物。
[0259]
使用维也纳从头算模拟软件包(vasp)在密度泛函理论(dft)的框架中计算介电常数和带隙。
[0260]
[表3]
[0261]
中间层中间层的阳离子sbh的变化量[ev]
‑‑‑
scgao3sc
+3
，ga
+3
0.60laalo3la
+3
，al
+3
0.50
[0262]
如表3中所示，第一中性层作为中间层布置在电极和介电层之间，且因此，层叠体的肖特基势垒高度提高。
[0263]
因此，证实，作为中间层布置在电极和介电层之间的第一中性层适合作为用于电容器的漏电流阻挡层。
[0264]
评价实施例4：随着厚度变化的sbh计算
[0265]
计算相对于srruo3(电极)/srtio3(电介质)的层叠体，随着其中第一阴离子化的层或阳离子化的层作为中间层布置在srruo3和srtio3之间的层叠体中的中间层的厚度的肖特基势垒高度(sbh)的变化量(δv)，且结果的一些示于表4中。参考图4a和4b，所述第一阴离子化的层作为中间层布置在srruo3和srtio3之间。所述中间层的厚度对应于1个单位晶格或2个单位晶格。
[0266]
使用维也纳从头算模拟软件包(vasp)在密度泛函理论(dft)的框架中计算介电常数和带隙。
[0267]
[表4]
[0268][0269]
如表4中所示，具有作为中间层布置的第一阴离子化的层的层叠体中的中间层的厚度越大，层叠体的肖特基势垒高度变得越大。
[0270]
因此，证实，随着作为中间层布置在电极和介电层之间的第一阴离子化的层的厚度增加，所述中间层适合作为用于电容器的漏电流阻挡层。
[0271]
同时，随着具有阳离子化的层作为中间层的层叠体中的中间层的厚度增加，层叠体的肖特基势垒高度降低。
[0272]
评价实施例5：漏电流测量
[0273]
测量在实施例1、实施例12、对比例1、和对比例4中制造的电容器的漏电流。
[0274]
漏电流指的是当向电容器施加1v的电压时的电流密度。测量结果示于表5中。
[0275]
[表5]
[0276][0277]
如表5中所示，与不包括中间层的对比例4的电容器以及仅包括阳离子化的中间层的对比例1的电容器相比，各自包括所述中间层的实施例1和12的电容器具有减少的电流泄漏。
[0278]
因此，证实，包括所述中间层的电容器适合于制造包括具有高的介电常数的介电层的电容器。
[0279]
如上所述，根据一种或多种实例实施方式，通过包括具有新颖的结构的中间层，电容器可具有减小的漏电流。
[0280]
应理解，本文中描述的实例实施方式应仅在描述的意义上考虑且不用于限制的目的。在各实施方式中的特征或方面的描述应典型地被认为可用于其它实施方式中的其它类似特征或方面。尽管已经参照附图描述了一种或多种实施方式，但是本领域普通技术人员将理解，在不背离如由所附权利要求所限定的精神和范围的情况下，可在其中进行形式和细节方面的多种变化。