薄膜结构、包括其的半导体器件、晶体管以及半导体装置的制作方法

文档序号:32439812发布日期:2022-12-06 21:02阅读:133来源:国知局
薄膜结构、包括其的半导体器件、晶体管以及半导体装置的制作方法

1.一些示例实施方式涉及薄膜结构、包括该薄膜结构的半导体器件和/或包括该半导体器件的半导体装置。


背景技术:

2.为了满足对小而轻的电子产品日益增长的需求/期望,通常需要高度集成的半导体器件。然而,相关技术的硅基电子器件在改善其操作特性和减小其尺寸方面存在局限性。例如,硅基逻辑晶体管的工作电压和电流特性的测量中的亚阈值摆幅(ss)可以被限制为约60mv/dec。在这点上,随着逻辑晶体管的尺寸减小,工作电压可不降低到约0.8v或更小,并且随着功率密度增加,逻辑晶体管的小型化可受到限制。
3.因此,已经提出了各种形式的半导体器件,例如包括铁电层的半导体器件。


技术实现要素:

4.提供一种包括铁电层的薄膜结构,其铁电性和稳定性同时得到保证或更加得到保证;包括该铁电层的半导体器件;和/或包括该半导体器件的半导体装置。
5.另外的方面将部分地在随后的描述中阐述,并且部分地将从描述中变得明显,或者可以通过本公开的示例实施方式的实践而被了解。
6.根据一些示例实施方式,一种薄膜结构包括基板和铁电层,该铁电层在基板上并且包括具有萤石结构的化合物,其中《001》晶向沿基板的法线方向取向,该化合物拥有正交相具有萤石结构并包含氟。
7.铁电层可以包括在铁电层中占主导比例的化合物。
8.铁电层可以在铁电层中以约20重量%或更多的量包括具有萤石结构的化合物。
9.铁电层可以具有铁电性。
10.具有萤石结构的总化合物中正交相的量可以为至少约50%。
11.铁电层可以包括由式1表示的具有萤石结构的化合物:
12.式1
13.mo2f
α
x
β
14.在式1中,m是hf、zr、或hf和zr的组合,x是o、n、h、或o、n和h的组合,且0《α≤1且0≤β≤1,其中α和β之和为约1或更小。
15.铁电层还可以包括从包括c、si、ge、sn、pb、al、y、la、gd、mg、ca、sr、ba、ti的组选择的掺杂剂材料。
16.铁电层可以包括由式1表示的具有萤石结构的化合物,其中掺杂剂材料的量在大于m的量的0原子%(at%)至约20at%或更少的范围内。
17.铁电层的厚度可以在约0.1nm或更大至约10nm或更小的范围内。
18.铁电层可以包括第一区域和第二区域,其中第一区域包括由式1-1表示的具有萤石结构的第一化合物;并且第二区域包括由式1-2表示的具有萤石结构的第二化合物:
19.式1-1
20.mo2f
γ1
x
γ2
21.式1-2
22.mo2f
δ1
x
δ2
23.在式1-1和1-2中,
24.m是hf、zr、或hf和zr的组合;
25.x是o、n、h、或o、n和h的组合;
26.0《γ1≤1且0≤γ2≤1,其中γ1和γ2之和为约1或更小;
27.0≤δ1≤1且0≤δ2≤1,其中δ1和δ2之和为约1或更小;以及
28.γ1和δ1彼此不同。
29.在式1-1和1-2中,γ1》δ1。
30.在式1-1和1-2中,δ1可以是约0.1或更小,并且γ1可以在约0.1或更大至约0.95或更小的范围内。
31.第二区域可以位于基板和第一区域之间和/或第一区域可以位于基板和第二区域之间。
32.根据一些示例实施方式,一种半导体器件包括所述薄膜结构。
33.该半导体器件可以是或可以包括电容器或场效应晶体管。
34.根据一些示例实施方式,一种晶体管可以包括基板、在基板上的源极/漏极区以及在源极/漏极区之间在基板上的铁电层。铁电层包括正交相的氟化合物,该氟化合物是其中《001》晶向沿基板的法线方向取向的化合物。
35.晶体管可以包括在基板中的晕区,该晕区具有与源极/漏极区的导电类型相反的导电类型。
36.晕区中的杂质浓度小于源极/漏极区中的杂质浓度。
37.晶体管还可以包括在铁电层上的栅电极。栅电极的厚度可以小于铁电层的厚度。
38.栅电极可以直接在铁电层上,铁电层可以直接在基板上。
附图说明
39.从以下结合附图的描述,一些示例实施方式的以上和其他方面、特征和优点将更加明显,附图中:
40.图1是根据一些示例实施方式的薄膜结构的示意图;
41.图2是基于密度泛函理论(dft)计算的根据具有正交相的铪氧化物的取向方向的形成能和根据含氟的包括正交相的铪氧化物的取向方向的形成能的曲线图;
42.图3a是使立方相占主导比例的具有萤石结构的化合物的示意图;图3b是对具有cu靶的x射线衍射仪进行建模,使用vesta程序对拥有立方相的具有萤石结构的化合物进行x射线衍射(xrd)模拟的结果的图;
43.图3c是使正交相占主导比例的具有萤石结构的化合物的示意图;图3d是对具有cu靶的x射线衍射仪进行建模,使用vesta程序对拥有正交相的具有萤石结构的化合物进行xrd模拟的结果的图;
44.图4a是基于dft计算的相对于具有正交相并包含氟的铪氧化物的《001》、《111》和《
112》晶向根据每面积的f原子数的每面积形成能的曲线图;
45.图4b是基于dft计算的相对于具有正交相并包含氟的铪氧化物的《001》、《111》和《112》晶向根据hf的化学能的每面积形成能的曲线图;
46.图5是示出根据具有正交相的铪氧化物的f表面处理的结构的示意图;
47.图6a示出了根据具有正交相并包含氟的铪氧化物的hf和h2o的化学能的《001》、《111》和《112》晶向的图;
48.图6b示出了根据具有正交相并包含氟的铪氧化物的hf和h2o的化学能的极化效率图;
49.图7是根据一些示例实施方式的薄膜结构的示意图;
50.图8和图9是根据一些示例实施方式的半导体器件(场效应晶体管)的示意图;
51.图10是根据一些示例实施方式的半导体器件(场效应晶体管)的示意图;
52.图11是根据一些示例实施方式的半导体器件(场效应晶体管)的示意图;
53.图12是根据一些示例实施方式的半导体器件(栅极全环绕fet)的示意图;
54.图13是根据一些示例实施方式的半导体器件(电容器)的示意图;
55.图14是根据一些示例实施方式的半导体装置(其中电容器和fet连接的结构)的示意图;
56.图15和图16是示意性地示出根据一些示例实施方式的适用于电子装置的电子设备架构的概念图;以及
57.图17是根据一些示例实施方式的半导体器件(场效应晶体管)的示意图。
具体实施方式
58.现在将详细参照一些实施方式,其示例在附图中示出,其中相同的附图标记始终指代相同的元件。在这点上,本实施方式可以具有不同的形式并且不应被解释为限于在此阐述的描述。因此,下面仅通过参照附图描述实施方式来说明各方面。当在此使用时,术语“和/或”包括一个或更多个相关所列项目的任何和所有组合。诸如
“……
中的至少一个”的表述当在一列元素之后时修饰整列元素而不修饰列中的单独元素。
59.本说明书中使用的术语仅用于描述具体实施方式,并不旨在限制技术构思。将理解,诸如“在
……
上方”或“在
……
上”的表述不仅可以包括“以接触方式直接在
……
上、在
……
下方、左侧或右侧”的含义,还可以包括“以非接触方式在
……
上、在
……
下方、左侧或右侧”。
60.单数表述包括复数表述,除非在上下文中特别指出相反的描述。在本说明书中,除非另有特别说明,应理解,诸如“包括”或“具有”的术语仅旨在表示特征、数字、步骤、操作、元件、部分、部件或其组合是存在的,并且不旨在排除将存在或添加一个或更多个其他特征、数字、步骤、操作、元件、部分、部件或其组合的可能性。
61.尽管诸如“第一”、“第二”或“第三”的术语可以用于描述各种部件,但这些术语仅用于将一个部件与另一部件区分开,并且不能限制此类部件的顺序或类型。
62.说明书中使用的诸如“单元”、“工具”和“单元”的术语是指执行至少一个功能或操作的综合配置的单元,并且例如可以实现为硬件、软件或硬件和软件的组合。
63.在下文中,将参照附图详细描述示例实施方式。在所附附图中,相同的附图标记指
代相同的元件,并且为了清楚和便于说明,附图中每个元件的尺寸(层和/或区域的宽度和/或厚度)可能被夸大。下面描述的各种实施方式仅是示例,并且各种修改是可能的。
64.[薄膜结构]
[0065]
铁电体是指通过在没有外部电场的情况下对齐它们的内部电偶极矩而具有自发极化的材料。在铁电体中,偶极子方向的切换可通过外部电场或由于外部电场或基于外部电场而发生。
[0066]
当铁电体应用于场效应晶体管的栅极堆叠时,场效应晶体管在特定的工作区域中可具有负电容,并且当铁电体用于半导体器件中时该特性可以有助于半导体器件的低功率操作。例如,当铁电体应用于晶体管时,亚阈值摆幅值可以降低至约60mv/dec或更小。
[0067]
近年来,已知具有萤石结构的化合物诸如铪基氧化物可以在正交相中表现出铁电性。铪基氧化物对半导体工艺是生态友好的/环境友好的,并且即使在具有几纳米或更小的厚度的非常薄的膜中也具有铁电特性,因此可以用于半导体器件的小型化。
[0068]
当在此使用时,术语“萤石型结构”或“萤石结构”可以指具有式mx2的某些化合物的共同基序,其中x离子占据八个四面体间隙位置并且m离子占据面心立方(fcc)结构的规则位置。萤石型结构或萤石结构不一定包含氟,并且术语“萤石型结构”或术语“萤石结构”特别指的是基序,而不一定是指其中包含的元素。
[0069]
参照图1,将描述根据一些示例实施方式的薄膜结构。图1是根据一些示例实施方式的薄膜结构1的示意图。
[0070]
根据一些示例实施方式,薄膜结构1可以包括基板100和铁电层200。
[0071]
薄膜结构1可以包括基板100和位于基板100上(例如直接在基板100上)的铁电层200。
[0072]
铁电层200可以包括具有萤石结构的化合物,其中《001》晶向沿基板100的法线方向(垂直方向)或基板100的平坦表面取向,具有萤石结构的化合物具有正交相。该化合物可以包含氟。
[0073]
具有萤石结构的化合物(诸如铪基氧化物)可以在正交相中具有铁电性,并且晶体的取向方向会对铁电体的铁电性有很大影响。例如,当具有萤石结构的化合物的取向方向是随机的时,相对于电场方向的有效极化(p
eff
)可以为约50%,而当《001》晶向沿电极的法线方向取向时,自发极化方向与电场方向一致,因此相对于电场方向的有效极化(p
eff
)可以接近约100%。理论上,当《001》晶向沿电极的法线方向取向时,随机、《111》和《112》晶向的极化值可以分别增加约100%、75%和23%。
[0074]
然而,使用原子层沉积(ald)方法制造的具有萤石结构的化合物的晶体的取向方向可以是高度随机的,并且如上所述随机分布的具有萤石结构的化合物的极化值小于具有在特定方向上取向的萤石结构的化合物的极化值。因此,需要或期望提供拥有《001》晶向(其可以表现出最高的极化值)的具有萤石结构的化合物。
[0075]
然而,拥有《001》晶向的具有萤石结构的化合物的稳定性可以比拥有不同晶向的具有萤石结构的其他化合物的稳定性相对低,这将参照图2描述。
[0076]
图2是根据具有正交相的铪氧化物的取向方向的形成能和根据含氟的包括正交相的铪氧化物的取向方向的形成能的曲线图。形成能基于密度泛函理论(dft)计算。在图2中,《010》、《110》、《100》、《221》、《331》、《121》、《111》、《101》、《112》、《113》和《001》代表米勒指
数,表示包括正交相的铪氧化物的晶向,并且假设每个晶向沿着基板的法线方向取向来计算形成能。空心正方形代表具有萤石结构的化合物,其中铁电层没有被表面处理;实心正方形代表具有萤石结构的化合物,其中铁电层被表面处理。
[0077]
参照图2,当包括具有萤石结构的化合物的铁电层未被表面处理(空心正方形)时,沿电极的法线方向取向的《111》晶向的情况由于较小的delta-e最稳定。另一方面,当《001》晶向沿电极的法线方向取向时,该化合物可由于较大的delta-e非常不稳定,因此可无法保持化合物中的晶体结构。因此,当层没有被表面处理并且《001》晶向沿电极的法线方向取向时,可无法保持铁电体的自发极化特性,并且包括铁电体的半导体器件的耐久性可显著劣化。
[0078]
然而,参照图2,当包括具有萤石结构的化合物的铁电层例如用氟表面处理(实心正方形)时,具有最高有效极化(p
eff
)的《001》晶向的稳定性可以增加,因此稳定性可比《111》或《112》晶向的稳定性进一步增加。
[0079]
根据一些示例实施方式的薄膜结构可以同时具有高铁电性和高稳定性,该薄膜结构包括位于基板上的铁电层并且包括具有萤石结构的化合物,其中《001》晶向沿基板的法线方向取向,该化合物具有萤石结构以及正交相并包含氟。
[0080]
薄膜结构可以包括在铁电层200的总晶体当中其《001》晶向以主导比例(最高比例和/或最大比例)沿基板100的法线方向取向/与基板的表面对准的晶体。例如,其《001》晶向沿基板100的法线方向取向的晶体的量可以是总晶体中的约20%或更多、约25%或更多,约30%或更多、约40%或更多、约45%或更多、约90%或更少、约85%或更少、约80%或更少、约75%或更少、约70%或更少、约65%或更少、约60%或更少、或者约55%或更少。其《001》晶向沿基板100的法线方向取向的晶体/晶粒的量可以使用诸如x射线衍射和/或透射电子显微镜的方法确认和/或例如可以通过进动电子衍射(ped)确认,这将稍后描述。薄膜结构可以包括具有萤石结构的化合物,除了其《001》晶向在基板的法线方向上取向的晶体之外,该化合物进一步包括其《113》、《123》、《223》或《001》晶向在基板100的法线方向上取向的晶体。
[0081]
铁电层200可以具有铁电性。具体地,自发极化的大小不受限制,只要铁电层具有铁电性即可,但自发极化的大小可以为约1μc/cm2或更大、约2μc/cm2或更大、约3μc/cm2或更大、约10μc/cm2或更小、约15μc/cm2或更小、约20μc/cm2或更小、或者约30μc/cm2或更小。
[0082]
由于具有萤石结构的化合物具有占主导比例的正交相(总晶体当中的最高比例或最大比例),因此具有萤石结构的化合物的物理性质可不同于其中单斜相、立方相或四方相占主导比例的其他具有萤石结构的化合物的物理性质。
[0083]
作为示例,图3a示出了其中立方相占主导比例的具有萤石结构的化合物的示意图,图3b示出了对具有cu靶的x射线衍射仪进行建模,使用vesta程序对拥有立方相的具有萤石结构的化合物进行x射线衍射(xrd)模拟的结果。此外,作为示例,图3c示出了使正交相占主导比例的具有萤石结构的化合物的示意图,并且图3d示出了以在包括立方相的具有萤石结构的化合物中使用的相同的方式进行xrd模拟的结果。参照图3a和图3c,拥有占主导比例的立方相的具有萤石结构的化合物由于原子的对称排列而不具有铁电性,但是拥有占主导比例的正交相的具有萤石结构的化合物可以例如由于原子的不对称性而具有铁电性。
[0084]
然而,除了正交相之外,具有萤石结构的化合物还可以包括各种晶相,诸如单斜
相、立方相和四方相中的至少一种。例如,正交相的量可以是具有萤石结构的总化合物的至少约50%。在一些示例实施方式中,正交相的量可以是具有萤石结构的总化合物的约60%或更多、约70%或更多、约80或更多、约90%或更多、约95%或更多、约98%或更多、或者约99%或更多。可以使用本领域已知的方法来确认晶相的分布,例如,该方法可以使用透射电子显微镜(tem)和/或掠入射x射线衍射(gixrd)。
[0085]
铁电层200可以包括具有由式1表示的萤石结构的化合物:
[0086]
式1
[0087]
mo
2-εfα
x
β
[0088]
在式1中,m是hf、zr或其组合,x是o、n、h或其组合,0《α≤1且0≤β≤1,其中α与β之和为约1或更小,并且0≤ε≤1。
[0089]
例如,在式1中,m可以是hf。
[0090]
例如,在式1中,x可以是n、h或其组合。
[0091]
例如,在式1中,α可以是约0.1或更大、约0.15或更大、约0.2或更大、约0.25或更大、约0.3或更大、约0.35或更大、约0.4或更大、约1.0或更小、约0.95或更小、或者约0.9或更小。当m、x、α、β和ε在这些范围内时,铁电层的稳定性可以相对高。
[0092]
如上所述,mo2(例如,hfo2)可以具有大于《111》晶向的形成能的《001》晶向的形成能。然而,铁电层的这种稳定性可以通过表面控制而改变。
[0093]
图4a是基于dft计算的通过用氟处理铁电层具有正交相并包括氟的铪氧化物的根据每面积的f(氟)原子数的每面积形成能的曲线图。参照图4a,随着每面积的f原子数增加,铪氧化物的形成能降低,并且当每面积的f原子数为约0.1或更大时,《001》晶向的形成能可以类似于或低于《111》晶向和《112》晶向的形成能。
[0094]
图4b是基于dft计算的相对于具有正交相并包含氟的铪氧化物的《001》、《111》和《112》晶向根据hf的化学能的每面积形成能的曲线图。参照图4b,当在一个实施方式中hf的化学能为约-0.5或更大时,《001》晶向的形成能似乎低于《111》晶向和《112》晶向的形成能。
[0095]
因此,根据一些示例实施方式的铁电层200可以通过用氟对拥有《001》晶向的具有萤石结构的化合物进行表面处理而如图5所示在与m相邻的位置中具有f而不是o。因此,由于具有萤石结构的化合物中f原子的比例可以大于0,所以可以同时确保铁电性和材料稳定性。
[0096]
图6a示出了根据具有正交相并包含氟的铪氧化物的hf(氟化氢)和h2o(水)的化学能的《001》、《111》和《112》晶向的图。参照图6a,《001》晶向出现在富含hf而缺乏h2o的区域中。
[0097]
图6b示出了根据具有正交相并包含氟的铪氧化物的hf和h2o的化学能的极化效率图。参照图6b,最大极化出现在富含hf而缺乏h2o的区域中。
[0098]
铁电层200还可以包括从包含c、si、ge、sn、pb、al、y、la、gd、mg、ca、sr、ba、ti及其组合的组选择的掺杂剂材料。例如,铁电层200可以包括由式1表示的具有萤石结构的化合物作为基础材料,并且还包括从c、si、ge、sn、pb、al、y、la、gd、mg、ca、sr、ba、ti及其组合选择的掺杂剂材料。掺杂剂材料的量可以大于0at%,并且可以为基础材料的金属元素(m)的约0.2at%或更多、约0.5at%或更多、约1at%或更多、约3at%或更多、约20at%或更少、约15at%或更少、约12at%或更少、约10at%或更少、约8at%或更少、约7at%或更少、或者约
6at%或更少。即使在具有约几纳米厚度的非常薄的膜中,金属氧化物也可以表现出铁电性,并且由于金属氧化物可以应用于传统的硅基半导体器件的工艺,因此其量产率可以很高。
[0099]
铁电层200的厚度可以在大于0nm至约20nm的范围内。例如,铁电层200的厚度可以大于0nm、约0.1nm或更大、约0.2nm或更大、约0.3nm或更大、约0.4nm或更大、约0.5nm或更大、约0.6nm或更大、约0.7nm或更大、约0.8nm或更大、约1.0nm或更大、约1.5nm或更大、约20nm或更小、约18nm或更小、约15nm或更小、约12nm或更小、约10nm或更小、约8nm或更小、约6nm或更小、约5nm或更小、约4nm或更小、约3nm或更小、约2nm或更小、或约1nm或更小。例如,可以用椭偏仪(se mg-1000,可从nano view获得)测量厚度;然而,示例实施方式不限于此。在一些示例实施方式中,铁电层200的厚度可以在约0.1nm或更大至约10nm或更小的范围内,具体地,约0.1nm或更大至约5nm。当铁电层200的厚度在这些范围内时,铁电层200在室温下的铁电性可很高。
[0100]
基板100可以包括半导体材料。例如,基板100可以包括si、ge、sige或iii-v半导体材料中的至少一种并且可以以各种形式使用,诸如绝缘体上硅(soi)。
[0101]
将参照图7详细描述根据一些示例实施方式的薄膜结构1。
[0102]
在图7的薄膜结构1中,铁电层200的内层中的氟元素比例和铁电层200的至少一个表面层中的氟元素比例可以彼此不同。
[0103]
例如,铁电层200包括第一区域201和第二区域202,并且第一区域中的氟元素比例和第二区域中的氟元素比例可以彼此不同。因此,铁电层200的铁电性和材料稳定性可以同时得到保证或更加得到保证。
[0104]
在一些示例实施方式中,第一区域201可以包括由式1-1表示的具有萤石结构的第一化合物,并且第二区域202可以包括由式1-2表示的具有萤石结构的第二化合物:
[0105]
式1-1
[0106]
mo
2-ζfγ1
x
γ2
[0107]
式1-2
[0108]
mo
2-ηfδ1
x
δ2
[0109]
在式1-1和1-2中,m是hf、zr或其组合;x是o、n、h或其组合;0《γ1≤1且0≤γ2≤1,其中γ1和γ2之和为约1或更小,且0≤ζ≤1;0≤δ1≤1且0≤δ2≤1,其中δ1和δ2之和为约1或更小,且0≤η≤1;并且γ1和δ1彼此不同。
[0110]
在一些示例实施方式中,在式1-1和1-2中,γ1和δ1可以满足γ1》δ1。
[0111]
在一些示例实施方式中,在式1-1和1-2中,δ1可以是约0.1或更小,并且γ1可以是约0.1或更大、约0.15或更大、约0.2或更大、约0.25或更大、约0.3或更大、约0.35或更大、约0.4或更大、约1.0或更小、或者约0.95或更小。
[0112]
在一些示例实施方式中,在式1-1和1-2中,δ1可以是0,并且γ1可以在约0.4或更大至约0.95或更小的范围内。
[0113]
在铁电层200中,由于作为内层的第二区域202中的f元素比例为0,具有萤石结构的化合物的元素比例与化学计量匹配,因此保持铁电性,并且由于作为至少一个表面层的第一区域201中的f元素比例大于0,所以可以因其中阴离子的量超过具有萤石结构的化合物的化学计量的结构而确保材料稳定性。例如,整个铁电层200可以是由mo2f
α
(其中0《α≤1)
表示的化合物,并且至少一个表面层可以是由mo2f
γ1
(其中γ1是约0.1或更大、约0.15或更大、约0.2或更大、约0.25或更大、约0.3或更大、约0.35或更大、约0.4或更大、约1.0或更小、约0.95或更小、或者约0.9或更小)表示的化合物。
[0114]
虽然具有在基板100和第一区域201之间的第二区域202的一些示例实施方式在图7中作为示例被示出,但是还可以进行各种修改,诸如第一区域位于基板和第二区域之间或铁电层还包括包含第一萤石化合物的第三区域并且第二区域位于第一区域和第三区域之间。
[0115]
[半导体器件]
[0116]
根据一些示例实施方式,一种半导体器件包括薄膜结构。半导体器件可以是或可以包括存储器件或非存储器件,例如场效应晶体管、电容器、忆阻器或其组合结构,但是示例实施方式不限于此。
[0117]
图8和图9是根据一些示例实施方式的场效应晶体管的示意图。参照图8和图9,场效应晶体管d10或d20包括:具有源极120或121和漏极130或131的基板100;在基板100上的栅电极300;以及铁电层200,其位于基板100和栅电极300之间并且包括具有萤石结构的化合物,其中《001》晶向沿基板100的法线方向取向,具有萤石结构的化合物具有正交相并包含氟。场效应晶体管d10或d20可以是或可以包括逻辑开关器件。逻辑开关器件与存储器件(存储晶体管)不同,并且可以具有非存储特性且可以是用于非存储电路(诸如但不限于组合逻辑电路)的开/关(on/off)开关器件。
[0118]
基板100可以包括半导体材料。例如,基板100可以包括si、ge、sige或iii-v半导体材料中的至少一种并且可以以各种形式使用,诸如绝缘体上硅(soi)。基板100可以具有顶表面,例如平坦的顶表面,铁电层200座置在和/或形成在该顶表面上。
[0119]
基板100可以包括源极120或121、漏极130或131、以及电连接到源极120或121和漏极130或131的沟道110或111。源极120或121可以被电连接到沟道110或111的一端或者与沟道110或111的一端接触,并且漏极130或131可以被电连接到沟道110或111的另一端或者与沟道110或111的另一端接触。
[0120]
参照图8,沟道110可以被定义为源极120和漏极130之间的基板区域,并且沟道110可以在基板100中。源极120和漏极130可以通过在基板100的不同区域中置入/注入杂质(诸如硼、磷或砷中的至少一种)而形成,在这种情况下,源极120、沟道110和漏极130可以包括基板材料作为基础材料。
[0121]
此外,参照图9,沟道111可以被形成为与基板区域101分离的铁电层(薄膜)。沟道111的材料成分可以变化。例如,沟道111可以包括从由氧化物半导体、氮化物半导体、氮氧化物半导体、二维(2d)材料、量子点、有机半导体及其组合、以及诸如si、ge、sige或iii-v化合物的半导体材料组成的组选择的至少一种。例如,氧化物半导体可以包括ingazno,2d材料可以包括过渡金属二硫化物(tmd)或石墨烯,并且量子点可以包括胶体量子点(胶体qd)或纳米晶体结构。此外,源极121和漏极131可以由导电材料形成并且可以各自独立地包括例如金属、金属化合物或导电聚合物。
[0122]
栅电极300可以位于基板100上面向沟道110或111与基板100隔开。栅电极300可以具有约1兆欧/平方(mohm/square)或更小的导电率。栅电极300可以包括从由金属、金属氮化物膜、金属碳化物、多晶硅及其组合组成的组(或包括金属、金属氮化物膜、金属碳化物、
多晶硅及其组合的组)中选择的至少一种。例如,金属可以包括铝(al)、钨(w)、钼(mo)、钛(ti)或钽(ta),金属氮化物膜可以包括钛氮化物膜(tin膜)或钽氮化物膜(tan膜),金属碳化物可以包括铝掺杂或硅掺杂(或者含铝或含硅)金属碳化物,其中金属碳化物的示例可以包括tialc、taalc、tisic或tasic。栅电极300可以具有其中多种材料被堆叠的结构。例如,栅电极300可以具有诸如tin/al的金属氮化物层/金属层的堆叠结构或者诸如tin/tialc/w的金属氮化物层/金属碳化物层/金属层的堆叠结构。栅电极可以包括钛氮化物膜(tin)或钼(mo),并且可以以各种修改的形式使用上述示例。
[0123]
铁电层200可以位于基板100和栅电极300之间。具体地,铁电层200可以形成在沟道110或111上。铁电层200可以参照以上描述。
[0124]
图10是根据一些示例实施方式的半导体器件d30(场效应晶体管)的示意图。参照图10,电介质层400可以进一步包括在沟道110和铁电层200之间。电介质层400可以抑制或防止或减少电泄漏的可能性和/或影响。电介质层400的厚度可以是约0.1nm或更大、约0.3nm或更大、或者约0.5nm或更大、以及约5nm或更小、约4nm或更小、约2nm或更小、或者约1nm或更小。电介质层400可以包括顺电材料或高k电介质材料。例如,电介质层400可以包括硅氧化物、硅氮化物、铝氧化物、铪氧化物或锆氧化物、或者诸如六方氮化硼(h-bn)的二维绝缘体(2d绝缘体)中的至少一种。例如,电介质层400可以包括硅氧化物(sio2)或硅氮化物(sin
x
)。此外,电介质层400可以包括铪氧化物(hfo2)、铪硅氧化物(hfsio4)、镧氧化物(la2o3)、镧铝氧化物(laalo3)、锆氧化物(zro2)、锆硅氧化物(zrsio4)、钽氧化物(ta2o5)、钛氧化物(tio2)、锶钛氧化物(srtio3)、钇氧化物(y2o3)、铝氧化物(al2o3)、铅钪钽氧化物(pbsc
0.5
ta
0.5
o3)或铅锌铌酸盐(pbznnbo3)。替代地或附加地,电介质层400可以包括金属氮氧化物,诸如铝氮氧化物(alon)、锆氮氧化物(zron)、铪氮氧化物(hfon)、镧氮氧化物(laon)或钇氮氧化物(yon);硅酸盐,诸如zrsion、hfsion、ysion或lasion;或铝酸盐,诸如zralon或hfalon。
[0125]
参照图10,导电层500可以进一步包括在沟道110和铁电层200之间。导电层500可以具有约1兆欧/平方或更小的导电率。导电层500可以是可由金属或金属化合物形成的浮置电极的一部分。
[0126]
场效应晶体管可以是各种形式,诸如2维或3维。例如,场效应晶体管可以是作为平面fet的沟道上1-栅极型、作为fin-fet的沟道上3-栅极型、或者作为栅极全环绕fet的沟道上4-栅极型。
[0127]
图11是根据一些示例实施方式的半导体器件(具体地,fin-fet)的示意图。参照图11,fin-fet d40可以包括:源极120;漏极130;以及被限定为源极120和漏极130之间的区域的图4中的沟道110或图5中的沟道111,其中沟道110或111可以具有鳍的形状。栅电极300可以位于包括鳍形状的基板100上,使得栅电极300与鳍形状相交。沟道110或111可以形成在其中鳍形状和栅电极300彼此相交的区域上。铁电层200可以位于沟道110或111与栅电极300之间,使得铁电层200围绕沟道110或111。
[0128]
图12是根据一些示例实施方式的半导体器件(具体地,栅极全环绕fet)的示意图。参照图12,栅极全环绕fet d50包括:源极120;漏极130;以及被限定为源极120和漏极130之间的区域的图5中的沟道110或图6中的沟道111,其中沟道110或111可以具有线形或片形。源极120、漏极130和沟道110或111可以与基板区域101隔开定位。栅电极300可以与源极
120、漏极130和沟道110或111交叉定位,使得栅电极300围绕源极120、漏极130和沟道110或111。沟道110或111可以形成在其中栅电极300围绕源极120和漏极130的区域中。具体地,铁电层200可以位于沟道110或111与栅电极300之间,使得铁电层200围绕沟道110或111。栅极全环绕fet d50可以是多桥沟道fet(mbcfet
tm
);然而,示例实施方式不限于此。
[0129]
图13是根据一些示例实施方式的电容器的示意图。参照图13,电容器d60包括:第一电极600;第二电极700,其面对第一电极600且与第一电极隔开;以及在第一电极600和第二电极700之间的铁电层200。第一电极600和第二电极700可以分别被称为下电极和上电极。
[0130]
第一电极600和第二电极700可以具有约1兆欧/平方或更小的导电率并且可以由相同材料或不同材料形成。例如,第一电极600和第二电极700可以各自独立地包括tin、tan、ti、ta、ticn、tisin、wsin、tialn、taaln、tialcn、tiw、rutin、rucn、pt、au、mo、或al中的至少一种。例如,第一电极600和第二电极700可以各自独立地包括tin或mo之一或两者。
[0131]
第一电极600和第二电极700的厚度可以是约1nm或更大且约20nm或更小。
[0132]
电容器d60可以不表现出滞后行为。具体地,电容器d60的矫顽电场根据外部电场的极化变化可以是约1mv/cm或更小。电容器d60可以是无源电容器;然而,示例实施方式不限于此。
[0133]
上述薄膜结构和包括该薄膜结构的半导体器件可以通过在基板上形成包括所需成分的具有萤石结构的化合物的非晶层;以及对所得物进行退火来制备。通过退火工艺,可以使非晶层结晶使得《001》晶向沿基板的法线方向取向。
[0134]
可以使用一种或更多种各种各样的方法形成非晶层。例如,可以使用原子层沉积(ald)方法、化学气相沉积(cvd)方法、物理气相沉积(pvd)方法或溅射方法中的至少一种来形成非晶层。在这些当中,当使用ald方法时,可以形成以原子单位的均匀层,并且可以在相对较低的温度下执行该形成。
[0135]
当使用ald方法形成非晶层时,前体可以用作铪源、锆源和氧源。例如,作为铪源,可以使用从由hf(otbu)4、四乙基甲基氨基铪(temah)、四二甲基氨基铪(tdmah)、四二乙基氨基铪(tdeah)及其组合组成的组(或包括hf(otbu)4、四乙基甲基氨基铪(temah)、四二甲基氨基铪(tdmah)、四二乙基氨基铪(tdeah)及其组合的组)选择的至少一种,但实施方式不限于此。例如,作为锆源,可以使用从由zr(otbu)4、四乙基甲基氨基锆(temaz)、四二甲基氨基锆(tdmaz)、四二乙基氨基锆(tdeaz)及其组合组成的组(或包括zr(otbu)4、四乙基甲基氨基锆(temaz)、四二甲基氨基锆(tdmaz)、四二乙基氨基锆(tdeaz)及其组合的组)选择的至少一种,但是示例实施方式不限于此。另外,作为氧源,可以使用从由o3、h2o、o2、n2o、o2等离子体及其组合组成的组(或包括o3、h2o、o2、n2o、o2等离子体及其组合的组)选择的至少一种,但实施方式不限于此。
[0136]
在退火工艺中,需要或希望控制工艺变量(诸如温度、时间和气氛),使得《001》晶向沿基板的法线方向取向,因为包括具有萤石结构的化合物的非晶层被结晶为具有正交晶相。可以考虑包括具有萤石结构的化合物的非晶层的成分和/或厚度来确定退火工艺的热预算。具体地,可以在至少两个步骤中执行退火工艺。例如,退火工艺可以包括对非晶层执行第一退火的沉积后退火工艺、在非晶层上形成电极的工艺、以及对非晶层和电极执行第二退火的金属后退火工艺。
[0137]
可以在约400℃至约1100℃的范围内的温度下执行退火工艺,但是示例实施方式不限于此。退火工艺可以执行约1纳秒或更多、约1微秒或更多、约0.001秒或更多、约0.01秒或更多、约0.05秒或更多、约0.1秒或更多、约0.5秒或更多、约1秒或更多、约3秒或更多、或者约5秒或更多、以及约10分钟或更少、约5分钟或更少、约1分钟或更少、或者约30秒或更少,但是示例实施方式不限于此。例如,第一退火工艺可以在比第二退火工艺的温度低的温度下执行,或者可以在比第二退火工艺的时间段短的时间段内执行。退火工艺的气氛不被特别限制。例如,第一退火工艺可以在f2、hf和/或nh4f气氛中的至少一个中执行。
[0138]
可以使用上述制备薄膜结构的方法制备电容器和场效应晶体管。具体地,可以使用包括具有导电性的第一电极的基板、在如上所述的基板上形成包括具有萤石结构的化合物的非晶层、执行第一退火(沉积后退火)工艺、在其上形成第二电极、以及执行第二退火(金属后退火)工艺来制备电容器。除了使用包括半导体材料的基板以及形成栅电极代替第二电极之外,可以以与上述电容器的制备方法类似的方式制备场效应晶体管。场效应晶体管的制备还可以包括在包含半导体材料的基板上形成电介质层的工艺,并且还可以进一步包括在包含半导体材料的基板上形成源极和漏极的工艺。
[0139]
[半导体装置]
[0140]
根据一些示例实施方式的一方面,一种半导体装置包括上述薄膜结构和/或半导体器件。半导体装置可以包括多个半导体器件,并且场效应晶体管和电容器可以在半导体装置中电连接。半导体装置可以具有存储器特性,并且半导体装置的示例可以是dram。半导体装置可以具有或可以包括其他无源和/或有源部件。
[0141]
图14是根据一些示例实施方式的半导体装置(其中电容器和场效应晶体管连接的结构)的示意图。参照图14,在半导体装置d70中,包括铁电层200的电容器d60通过接触62电连接到场效应晶体管d61。例如,电容器d60的电极600和700之一以及场效应晶体管d61的源极120和漏极130之一通过接触62电连接。接触62可以包括适当的导电材料,诸如钨、铜、铝或多晶硅。
[0142]
场效应晶体管d61可以包括:基板100,其包括源极120、漏极130和沟道110;以及面对沟道110的栅电极300。电介质层410可以进一步包括在基板100和栅电极300之间。图14中的场效应晶体管d61被示出为不包括铁电层200,但是场效应晶体管d61可以包括如图8所示的场效应晶体管d10。源极120、漏极130、沟道110、基板100和栅电极300与上述相同,电介质层410可以参照上述电介质层400的描述。
[0143]
电容器d60和场效应晶体管d61的布置可以变化。例如,电容器d60可以位于基板100上或者可以嵌入基板100中。
[0144]
半导体器件和半导体装置可以用于各种电子设备。具体地,上述场效应晶体管、电容器或其组合可以用作各种电子设备中的逻辑元件和/或存储元件的部件。根据一个或更多个示例实施方式的半导体器件可以在效率、速度和功耗中的至少一个方面具有优势,因此可以满足电子设备小型化和集成化的需求。具体地,半导体器件和半导体装置可以用于电子设备(诸如移动设备、计算机、膝上型电脑、传感器、网络装置和神经形态设备)中的算术运算、程序执行或临时数据保留中的至少一种。根据一个或更多个实施方式的半导体器件和半导体装置可以用于其中执行大量连续数据传输的电子装置。
[0145]
图15和图16是示意性地示出根据一些示例实施方式的适用于电子装置的电子设
备架构的概念图。
[0146]
参照图15,电子设备架构1000可以包括存储单元1010、算术逻辑单元(alu)1020和控制单元1030。存储单元1010、alu 1020和控制单元1030可以电连接。例如,电子设备架构1000可以被制备为包括存储单元1010、alu 1020和控制单元1030的一个芯片。具体地,存储单元1010、alu 1020和控制单元1030可以通过片上的金属线互连并且直接相互通信。存储单元1010、alu 1020和控制单元1030可以单片集成在一个基板上以制备一个芯片。输入/输出器件2000可以连接到电子设备架构(芯片)1000。
[0147]
存储单元1010、alu 1020和控制单元1030可以各自独立地包括上述半导体器件(场效应晶体管或电容器),并且可以包括其他有源和/或无源部件。例如,alu 1020和控制单元1030可以各自独立地包括上述场效应晶体管,并且存储单元1010可以包括上述电容器、场效应晶体管或其组合。存储单元1010可以包括主存储器和高速缓冲存储器。电子设备架构(芯片)可以是片上存储器处理单元。
[0148]
参照图16,高速缓冲存储器1510、alu 1520和控制单元1530可以构成中央处理单元(cpu)1500。高速缓冲存储器1510可以由静态随机存取存储器(sram)形成或包括静态随机存取存储器(sram),并且可以包括如上所述的场效应晶体管。与cpu 1500分离地,可以准备主存储器1600和辅助存储部1700。替代地或附加地,主存储器1600可以由动态随机存取存储器(dram)形成或包括动态随机存取存储器(dram),并且可以包括上述电容器。
[0149]
在一些情况下,电子设备架构可以被实现为其中计算单元器件和存储单元器件在一个芯片中彼此相邻,而子单元之间没有任何区别。
[0150]
图17是根据一些示例实施方式的半导体器件d70(场效应晶体管)的示意图。为简洁起见,与图10的特征相似的特征的描述被省略。
[0151]
参照图17,晶体管d70可以包括第一晕区720和第二晕区730。
[0152]
第一晕区720和第二晕区730可以是基板110的已经掺有(例如注入有)杂质的区域。第一晕区720和第二晕区730中包含的杂质可以是或主要是与源极区s和/或漏极区d的导电类型相反的导电类型的杂质。
[0153]
第一和第二晕区720和730中的杂质浓度可以小于源极区s和/或漏极区d中的杂质浓度。
[0154]
铁电层200可以在(例如直接在)基板110上。栅电极300可以在(例如直接在)铁电层200上。
[0155]
铁电层200的厚度tl可以大于栅电极300的厚度t2。
[0156]
以上公开的任何元件和/或功能块可以包括处理电路(诸如包括逻辑电路的硬件;诸如执行软件的处理器的硬件/软件组合;或其组合)或在该处理电路中实现。例如,处理电路更具体地可以包括但不限于中央处理单元(cpu)、算术逻辑单元(alu)、数字信号处理器、微型计算机、现场可编程门阵列(fpga)、片上系统(soc)、可编程逻辑单元、微处理器、专用集成电路(asic)等。处理电路可以包括电子部件,诸如晶体管、电阻器、电容器等中的至少一种。处理电路可以包括电子部件,诸如包括与门、或门、与非门、非门等中的至少一种的逻辑门。
[0157]
虽然已经结合目前被认为是实际示例实施方式的内容描述了一些示例实施方式,但是应理解,本发明不限于所公开的实施方式,而是相反地,旨在涵盖包括在所附权利要求
的精神和范围内的各种修改和等效布置。
[0158]
在下文中,将描述上述薄膜结构和半导体器件的示例。
[0159]
[示例]
[0160]
(1)x射线衍射(xrd)分析
[0161]
对具有cu靶的x射线衍射仪进行建模,并使用vesta程序进行分析。
[0162]
可以提供包括铁电层的薄膜(其中同时确保了改善的铁电性和稳定性)结构。包括该薄膜结构的半导体器件可以具有改善的电容值和/或改善的亚阈值摆幅(ss)值。薄膜结构和半导体器件可以应用于各种电子装置。
[0163]
应理解,这里描述的各种示例实施方式应当仅在描述性的意义上被考虑,而不是出于限制的目的。每个实施方式内的特征或方面的描述通常应被认为可用于其他实施方式中的其他类似特征或方面。示例实施方式不必彼此相互排斥。例如,一些示例实施方式可以包括参照一个或更多个附图描述的特征,并且还可以包括参照一个或更多个其他附图描述的特征。虽然已经参照附图描述了一个或更多个实施方式,但是本领域普通技术人员将理解,在不脱离由所附权利要求限定的精神和范围的情况下,可以在此进行在形式和细节上的各种改变。
[0164]
本技术基于2021年6月4日在韩国知识产权局提交的第10-2021-0072980号韩国专利申请并且要求享有其优先权,其公开内容通过引用全文在此合并。
当前第1页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1