半导体结构、存储结构及其制备方法与流程

1.本技术涉及半导体制造技术领域，特别是涉及一种半导体结构、存储结构及其制备方法。


背景技术：

2.晶体管是现代集成电路的关键部件。为了提高沟道的控制及降低短沟道效应，发展了具有垂直全环栅结构的晶体管，其中，相应的晶体管也称为垂直型环绕式栅极晶体管(vertical gate all around transistor，简称vgaa)。在vgaa晶体管中，栅极电介质和栅电极完全环绕沟道区。这种配置实现沟道的良好控制，并且降低了短沟道效应。
3.目前，半导体工业已进入追求更高器件密度、更高性能及更低价格的纳米技术节点的时代，制造和设计问题的挑战使得vgaa晶体管的发展面临来自制造与设计两方面所带来问题的挑战。


技术实现要素：

4.基于此，有必要针对现有技术中的不足之处提供一种半导体结构、存储结构及其制备方法。
5.本技术根据一些实施例，提供一种半导体结构的制备方法，包括：
6.提供衬底，于所述衬底内形成呈间隔排布的多个有源柱；所述有源柱包括第一连接端、第二连接端及位于所述第一连接端与所述第二连接端之间的沟道区域；
7.刻蚀所述衬底以形成沟槽，所述沟槽定义出字线结构的位置；
8.于所述沟槽内形成填充掩膜层；
9.回刻所述衬底，以暴露出所述填充掩膜层及各所述有源柱的所述第二连接端；
10.于所述填充掩膜层的侧壁及所述第二连接端的侧壁形成侧壁掩膜层，所述侧壁掩膜层与所述填充掩膜层共同构成字线掩膜层，所述字线掩膜层定义出字线结构的形状及位置。
11.在其中一个实施例中，
12.所述提供衬底，于所述衬底内形成呈阵列排布的多个有源柱，包括：
13.提供衬底；
14.于所述衬底内形成第一隔离槽；所述第一隔离槽沿第一方向延伸；
15.于所述第一隔离槽内填充第一隔离介质层；
16.刻蚀所述衬底及所述第一隔离介质层，以形成第二隔离槽；所述第二隔离槽沿第二方向延伸，所述第一方向与所述第二方向相交；所述第二隔离槽与所述第一隔离槽共同隔离出多个有源柱；所述有源柱包括第一连接端、第二连接端及位于所述第一连接端与所述第二连接端之间的沟道区域；
17.于所述第二隔离槽内形成第二隔离介质层。
18.所述刻蚀所述衬底以形成沟槽，包括：
19.刻蚀所述第一隔离介质层，以形成沟槽，所述沟槽定义出字线结构的位置。
20.在其中一个实施例中，于所述第二隔离槽内形成第二隔离介质层之前，所述半导体结构的制备方法还包括：
21.于所述衬底内形成多条间隔排布的位线沟槽，所述位线沟槽位于所述有源柱下方，各所述位线沟槽均沿所述第一方向延伸；
22.于所述位线沟槽内形成金属硅化物层；
23.于所述金属硅化物层的表面形成位线；所述位线位于所述位线沟槽内，沿所述第一方向延伸，以将位于同一列的所述有源柱的所述第一连接端依次串接。
24.在其中一个实施例中，在形成所述位线沟槽之前，所述半导体结构的制备方法还包括：
25.于所述第二隔离槽的侧壁形成侧壁保护层。
26.在其中一个实施例中，所述衬底包括硅衬底；所述于所述位线沟槽内形成金属硅化物层，包括：
27.于所述位线沟槽内形成金属层；
28.对所得结构进行快速热处理，使得所述金属层与所述衬底进行反应，以于所述位线沟槽内形成金属硅化物层。
29.在其中一个实施例中，于所述掩膜层的侧壁及所述第二连接端的侧壁形成侧壁掩膜层之后，所述半导体结构的制备方法还包括：
30.基于所述字线掩膜层继续回刻所述第二隔离介质层及所述第一隔离介质层，以暴露出所述沟道区域；
31.于所述沟道区域的表面形成字线结构，所述字线结构沿所述第二方向延伸，以包覆位于同一行的所述有源柱的所述沟道区域。
32.在其中一个实施例中，所述于所述沟道区域的表面形成字线结构，包括：
33.于所述沟道区域的表面形成栅极介质层，所述栅极介质层包覆所述沟道区域；
34.于所述栅极介质层的表面形成字线导电层，所述字线导电层沿所述第二方向延伸，以包覆位于同一行的所述有源柱的所述沟道区域，所述字线导电层与所述栅极介质层共同构成所述字线结构。
35.在其中一个实施例中，所述于所述栅极介质层的表面形成字线导电层，包括：
36.形成字线导电材料层，所述字线导电材料层填满相邻所述有源柱之间的间隙，并覆盖所述有源柱及所述字线掩膜层的上表面；
37.去除位于所述有源柱及所述字线掩膜层上的所述字线导电材料层，并基于所述字线掩膜层刻蚀所述字线导电材料层，以于所述栅极介质层的表面形成所述字线导电层。
38.在其中一个实施例中，所述于所述栅极介质层的表面形成字线结构之后，所述半导体结构的制备方法还包括：
39.形成填充介质层；所述填充介质层位于保留的所述第一隔离介质层的上表面及保留的所述第二隔离介质层的上表面，并填满相邻所述字线结构之间的间隙。
40.本技术还根据一些实施例，提供一种半导体结构，包括：
41.衬底；所述衬底内具有呈阵列排布的多个有源柱；所述有源柱包括第一连接端、第二连接端及位于所述第一连接端与所述第二连接端之间的沟道区域；
42.字线结构，所述字线结构包覆位于同一行的所述有源柱的所述沟道区域；
43.字线掩膜层，位于所述字线结构的上表面，且包覆各所述有源柱的所述第二连接端。
44.在其中一个实施例中，所述衬底内具有第一隔离槽及第二隔离槽，所述第一隔离槽与所述第二隔离槽隔离出多个呈间隔排布的有源柱；所述第一隔离槽沿第一方向延伸，所述第二隔离槽沿第二方向延伸，所述第一方向与所述第二方向相交；所述有源柱包括第一连接端、第二连接端及位于所述第一连接端与所述第二连接端之间的沟道区域；
45.第一隔离介质层，位于所述第一隔离槽内；
46.第二隔离介质层，位于所述第二隔离槽内，所述第二隔离介质层与所述第一隔离介质层共同包覆各所述有源柱的所述第一连接端；
47.其中，所述字线结构沿所述第二方向延伸。
48.在其中一个实施例中，所述半导体结构还包括：
49.侧壁保护层，位于所述第二隔离槽的侧壁。
50.在其中一个实施例中，所述半导体结构还包括：
51.多条间隔排布的位线；所述位线位于所述有源柱下方，各所述位线均沿所述第一方向延伸，以将位于同一列的所述有源柱的所述第一连接端依次串接；
52.金属硅化物层，位于所述位线与所述衬底之间。
53.在其中一个实施例中，所述字线结构包括：
54.栅极介质层，位于所述沟道区域的表面，且包覆所述沟道区域；
55.字线导电层，位于所述栅极介质层的表面，沿所述第二方向延伸，且包覆位于同一行的所述有源柱的所述沟道区域。
56.在其中一个实施例中，所述半导体结构还包括：
57.填充介质层，所述填充介质层位于所述第一隔离介质层的上表面及所述第二隔离介质层的上表面，并填满相邻所述字线结构之间的间隙。
58.本技术还根据一些实施例，提供一种存储结构的制备方法，包括：
59.采用如前述任一实施例提供的半导体结构的制备方法制备所述半导体结构；
60.形成多个存储节点结构，所述存储节点结构位于所述有源柱的所述第二连接端的上方，与所述第二连接端一一对应连接；
61.形成多个电容器，所述电容器位于所述存储节点结构的上表面，与所述存储节点结构一一对应设置。
62.本技术还根据一些实施例，提供一种存储结构，包括：
63.如前述任一实施例提供的半导体结构；
64.多个存储节点结构，所述存储节点结构位于所述有源柱的所述第二连接端的上方，与所述第二连接端一一对应连接；
65.多个电容器，所述电容器位于所述存储节点结构的上表面，与所述存储节点结构一一对应设置。
66.本技术提供的半导体结构、存储结构及其制备方法至少具有如下有益效果：
67.本技术提供的半导体结构的制备方法，通过刻蚀衬底形成沟槽，在沟槽内形成的填充掩膜层，以及回刻衬底，在填充掩膜层侧壁及第二连接端侧壁形成的侧壁掩膜层，共同
构成字线掩膜层，使得在后续制程中可以基于字线掩膜层形成字线结构，实现形成字线结构过程中的自对准，从而简化制备流程，降低制备成本。
68.本技术提供的半导体结构，具有字线掩膜层，可以作为形成字线结构时自对准过程中的掩膜图形，从而简化制备流程，降低制备成本。
69.本技术提供的存储结构的制备方法，包括采用前述实施例提供的半导体结构的制备方法制备半导体结构的步骤，因此，前述实施例提供的半导体结构的制备方法所能实现的技术效果，上述存储结构的制备方法也均能实现，此处不再详述。
70.本技术提供的存储结构，包括前述实施例提供的半导体结构，因此，前述实施例提供的半导体结构所能实现的技术效果，上述存储结构也均能实现，此处不再详述。
附图说明
71.为了更清楚地说明本技术实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
72.图1为本技术一实施例提供的半导体结构的制备方法的流程图；
73.图2为本技术一实施例提供的半导体结构的制备方法中，步骤s100的流程图；
74.图3为本技术一实施例提供的半导体结构的制备方法制备的半导体结构的俯视结构示意图；
75.图4中的(a)图为本技术一实施例中步骤s5所得结构在沿图2中aa'方向上的截面结构示意图，图4中的(b)图为本技术一实施例中步骤s5所得结构在沿图2中bb'方向上的截面结构示意图，图4中的(c)图为本技术一实施例中步骤s5所得结构在沿图2中cc'方向上的截面结构示意图，图4中的(d)图为本技术一实施例中步骤s5所得结构在沿图2中dd'方向上的截面结构示意图；
76.图5中的(a)图为本技术一实施例中步骤s6所得结构在沿图2中aa'方向上的截面结构示意图，图5中的(b)图为本技术一实施例中步骤s6所得结构在沿图2中bb'方向上的截面结构示意图，图5中的(c)图为本技术一实施例中步骤s6所得结构在沿图2中cc'方向上的截面结构示意图，图5中的(d)图为本技术一实施例中步骤s6所得结构在沿图2中dd'方向上的截面结构示意图；
77.图6中的(a)图为本技术一实施例中步骤s7所得结构在沿图2中aa'方向上的截面结构示意图，图6中的(b)图为本技术一实施例中步骤s7所得结构在沿图2中bb'方向上的截面结构示意图，图6中的(c)图为本技术一实施例中步骤s7所得结构在沿图2中cc'方向上的截面结构示意图，图6中的(d)图为本技术一实施例中步骤s7所得结构在沿图2中dd'方向上的截面结构示意图；
78.图7中的(a)图为本技术一实施例中步骤s8所得结构在沿图2中aa'方向上的截面结构示意图，图7中的(b)图为本技术一实施例中步骤s8所得结构在沿图2中bb'方向上的截面结构示意图，图7中的(c)图为本技术一实施例中步骤s8所得结构在沿图2中cc'方向上的截面结构示意图，图7中的(d)图为本技术一实施例中步骤s8所得结构在沿图2中dd'方向上的截面结构示意图；
79.图8中的(a)图为本技术一实施例中步骤s9所得结构在沿图2中aa'方向上的截面结构示意图，图8中的(b)图为本技术一实施例中步骤s9所得结构在沿图2中bb'方向上的截面结构示意图，图8中的(c)图为本技术一实施例中步骤s9所得结构在沿图2中cc'方向上的截面结构示意图，图8中的(d)图为本技术一实施例中步骤s9所得结构在沿图2中dd'方向上的截面结构示意图；
80.图9中的(a)图为本技术一实施例中暴露出沟道区域后所得结构在沿图2中aa'方向上的截面结构示意图，图9中的(b)图为本技术一实施例中暴露出沟道区域后所得结构在沿图2中bb'方向上的截面结构示意图，图9中的(c)图为本技术一实施例中暴露出沟道区域后所得结构在沿图2中cc'方向上的截面结构示意图，图9中的(d)图为本技术一实施例中暴露出沟道区域后所得结构在沿图2中dd'方向上的截面结构示意图；
81.图10中的(a)图为本技术一实施例中形成栅极介质层后所得结构在沿图2中aa'方向上的截面结构示意图，图10中的(b)图为本技术一实施例中形成栅极介质层后所得结构在沿图2中bb'方向上的截面结构示意图，图10中的(c)图为本技术一实施例中形成栅极介质层后所得结构在沿图2中cc'方向上的截面结构示意图，图10中的(d)图为本技术一实施例中形成栅极介质层后所得结构在沿图2中dd'方向上的截面结构示意图；
82.图11中的(a)图为本技术一实施例中形成字线导电材料层后所得结构在沿图2中aa'方向上的截面结构示意图，图11中的(b)图为本技术一实施例中形成字线导电材料层后所得结构在沿图2中bb'方向上的截面结构示意图，图11中的(c)图为本技术一实施例中形成字线导电材料层后所得结构在沿图2中cc'方向上的截面结构示意图，图11中的(d)图为本技术一实施例中形成字线导电材料层后所得结构在沿图2中dd'方向上的截面结构示意图；
83.图12中的(a)图为本技术一实施例中形成字线导电层后所得结构在沿图2中aa'方向上的截面结构示意图，图12中的(b)图为本技术一实施例中形成字线导电层后所得结构在沿图2中bb'方向上的截面结构示意图，图12中的(c)图为本技术一实施例中形成字线导电层后所得结构在沿图2中cc'方向上的截面结构示意图，图12中的(d)图为本技术一实施例中形成字线导电层后所得结构在沿图2中dd'方向上的截面结构示意图；
84.图13中的(a)图为本技术一实施例中形成填充介质层后所得结构在沿图2中aa'方向上的截面结构示意图，图13中的(b)图为本技术一实施例中形成填充介质层后所得结构在沿图2中bb'方向上的截面结构示意图，图13中的(c)图为本技术一实施例中形成填充介质层后所得结构在沿图2中cc'方向上的截面结构示意图，图13中的(d)图为本技术一实施例中形成填充介质层后所得结构在沿图2中dd'方向上的截面结构示意图；图13中的(a)图亦为本技术一实施例提供的半导体结构在沿图2中aa'方向上的截面结构示意图，图13中的(b)图亦为本技术一实施例提供的半导体结构在沿图2中bb'方向上的截面结构示意图，图13中的(c)图亦为本技术一实施例提供的半导体结构在沿图2中cc'方向上的截面结构示意图，图13中的(d)图亦为本技术一实施例提供的半导体结构在沿图2中dd'方向上的截面结构示意图；
85.图14为本技术一实施例提供的存储结构的制备方法的流程图。
86.附图标记说明：
87.11、衬底；13、第一隔离介质层；15、侧壁保护层；17、金属硅化物层；18、位线；19、第
二隔离介质层；20、沟槽；211、填充掩膜层；212、侧壁掩膜层；21、字线掩膜层；221、栅极介质层；222、字线导电材料层；223、字线导电层；22、字线结构；23、填充介质层；31、有源柱；312、第二连接端；313、沟道区域。
具体实施方式
88.为了便于理解本技术，下面将参照相关附图对本技术进行更全面的描述。附图中给出了本技术的首选实施例。但是，本技术可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本技术的公开内容更加透彻全面。
89.除非另有定义，本文所使用的所有的技术和科学术语与属于本技术的技术领域的技术人员通常理解的含义相同。本文中在本技术的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本技术。
90.应当明白，当元件或层被称为“位于
…
的上表面”或“与
…
连接”其它元件或层时，其可以直接地位于其它元件或层的上表面或连接到其它元件或层，或者可以存在居间的元件或层。应当明白，尽管可使用术语第一或第二等描述各种元件、部件、区、层、掺杂类型和/或部分，这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。因此，在不脱离本技术教导之下，下面讨论的第一元件、部件、区、层、掺杂类型或部分可表示为第二元件、部件、区、层或部分；举例来说，可以将第一隔离介质层称为第二隔离介质层，且类似地，可以将第二隔离介质层称为第一隔离介质层；第一隔离介质层与第二隔离介质层为不同的隔离介质层。
91.空间关系术语例如“位于
…
下方”，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“位于
…
下方”的元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“位于
…
下方”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。
92.在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应明白，当术语“组成”和/或“包括”在该说明书中使用时，可以确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。同时，在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
93.这里参考作为本技术的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例，这样可以预期由于例如制造技术和/或容差导致的所示形状的变化。因此，本技术的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造技术导致的形状偏差。图中显示的区实质上是示意性的，它们的形状并不表示器件的区的实际形状，且并不限定本技术的范围。
94.本技术根据一些实施例，提供一种半导体结构的制备方法。
95.请参阅图1，在其中一个实施例中，半导体结构的制备方法可以包括如下步骤：
96.s100：提供衬底，于衬底内形成呈间隔排布的多个有源柱；有源柱包括第一连接
端、第二连接端及位于第一连接端与第二连接端之间的沟道区域；
97.s200：刻蚀衬底以形成沟槽，沟槽定义出字线结构的位置；
98.s300：于沟槽内形成填充掩膜层；
99.s400：回刻衬底，以暴露出填充掩膜层及各有源柱的第二连接端；
100.s500：于填充掩膜层的侧壁及第二连接端的侧壁形成侧壁掩膜层，侧壁掩膜层与填充掩膜层共同构成字线掩膜层，字线掩膜层定义出字线结构的形状及位置。
101.上述实施例提供的半导体结构的制备方法，通过形成沟槽，在沟槽内形成的填充掩膜层，以及回刻衬底，在填充掩膜层侧壁及第二连接端侧壁形成的侧壁掩膜层，共同构成字线掩膜层，使得在后续制程中可以基于字线掩膜层形成字线结构，实现形成字线结构过程中的自对准，从而简化制备流程，降低制备成本。
102.请参阅图2，在其中一个实施例中，步骤s100具体可以包括如下步骤：
103.s1：提供衬底。
104.s2：于衬底内形成第一隔离槽。
105.需要说明的是，第一隔离槽可以沿第一方向延伸。
106.s3：于第一隔离槽内填充第一隔离介质层。
107.s4：刻蚀衬底及第一隔离介质层，以形成第二隔离槽。
108.需要说明的是，第二隔离槽可以沿第二方向延伸，同时第二方向与第一方向是相交的。第二隔离槽可以与第一隔离槽共同隔离出多个有源柱；有源柱可以包括第一连接端、第二连接端及位于第一连接端与第二连接端之间的沟道区域。
109.s5：于第二隔离槽内形成第二隔离介质层。
110.在上述步骤的基础上，步骤s200具体可以包括如下步骤：刻蚀第一隔离介质层以形成沟槽。
111.需要说明的是，沟槽应当可以定义出字线结构的位置。
112.请参阅图3，图3示出了本技术中的本技术中的aa'方向、bb'方向、cc'方向及dd'方向。
113.请参阅图4，在步骤s1中，提供衬底11。
114.在本技术提供的半导体结构的制备方法中，对于衬底11的材质并不做具体限定。作为示例，衬底11可以包括但不限于硅衬底、蓝宝石衬底、玻璃衬底、碳化硅衬底、氮化镓衬底或砷化镓衬底等等中的任意一种或几种。
115.请继续参阅图4，在步骤s2中，于衬底11内形成第一隔离槽。需要说明的是，第一隔离槽可以沿第一方向延伸。
116.本技术提供的半导体结构的制备方法，对于步骤s2中形成第一隔离槽的方式并不做具体限定。作为示例，可以采用自对准双重成像(self-aligned double patterning，简称sadp)工艺或自对准四重图案(self-aligned quadruple pattern，简称为saqp)工艺在衬底11内形成第一隔离槽。
117.请继续参阅图4，在步骤s3中，于第一隔离槽内填充第一隔离介质层13。
118.本技术对于第一隔离介质层13的材质并不做具体限定。作为示例，第一隔离介质层13可以包括但不仅限于第一氧化物层。
119.作为示例，可以采用但不限于物理气相沉积(physical vapor deposition，简称
pvd)工艺、化学气相沉积(chemical vapor deposition，简称cvd)工艺或原子层沉积(atomic layer deposition，简称ald)工艺在第一隔离槽内填充第一氧化物层。
120.请继续参阅图4，在步骤s4中，刻蚀衬底11及第一隔离介质层13，以形成第二隔离槽。需要说明的是，第二隔离槽可以沿第二方向延伸，同时第二方向与第一方向是相交的。
121.如图3所示，第二隔离槽可以与第一隔离槽共同隔离出多个有源柱31。有源柱31可以包括第一连接端、第二连接端及位于第一连接端与第二连接端312之间的沟道区域。
122.作为示例，可以采用如下的方式刻蚀衬底11及第一隔离介质层13以形成第二隔离槽，比如：于衬底11及第一隔离介质层13的表面形成图形化掩膜层，图形化掩膜层内可以具有开口，开口能够用于定义第二隔离槽的形状及位置；在形成图形化掩膜层之后，可以基于图形化掩膜层刻蚀衬底11及第一隔离介质层13，以形成第二隔离槽。
123.本技术对于图形化掩膜层的材质并不做具体限定。作为示例，图形化掩膜层可以包括但不仅限于第二氧化物层。可以理解，第二氧化物层的材质与第一氧化物层的材质可以为同一氧化物，也可以为不同的氧化物。
124.上述实施例提供的半导体结构的制备方法，形成的图形化掩膜层可以在后续制程中避免有源柱31的第二连接端发生不必要的化学反应(例如硅化反应)，从而提升制备所得结构的良率。
125.在其中一个实施例中，半导体结构的制备方法还可以包括如下步骤：
126.对有源柱31进行第一离子注入，以于第一连接端形成漏区，于第二连接端形成源区，并于第一连接端与第二连接端之间形成沟道区域；在进行第一离子注入之后，对沟道区域进行第二离子注入。
127.本技术对于第一离子注入过程中的注入离子种类并不做具体限定。作为示例，第一离子注入过程中的注入离子可以包括硼(boron，b)离子、镓(magnesium，mg)离子或铟(indium，in)离子等等中的任意一种或几种；此时，第二离子注入过程中的注入离子则可以包括磷(phosphorus，p)离子、砷(arsenic，as)离子或锑(antimony，sb)离子等等中的任意一种或几种。
128.请继续参阅图4，在其中一个实施例中，在步骤s5第二隔离槽内形成第二隔离介质层之前，半导体结构的制备方法还可以包括如下步骤：
129.于衬底11内形成多条间隔排布的位线沟槽；于位线沟槽内形成形成金属硅化物层17；于金属硅化物层17的表面形成位线18。
130.需要说明的是，位线沟槽应当位于有源柱31的下方，且各位线沟槽均应当沿第一方向延伸。还需要说明的是，位线应当位于位线沟槽内，且沿第一方向延伸，以将位于同一列的有源柱31的第一连接端依次串接。
131.上述实施例提供的半导体结构的制备方法，通过在位线沟槽内形成金属硅化物层，能减少后续制备过程中所形成的位线的电阻。
132.在其中一个实施例中，在形成位线沟槽之前，还可以在第二隔离槽的侧壁形成侧壁保护层15。
133.本技术对于侧壁保护层15的材质并不做具体限定。作为示例，侧壁保护层15可以包括但不仅限于第三氧化物层。
134.作为示例，可以采用但不限于热氧化工艺或原子层沉积工艺在第二隔离槽的侧壁
形成侧壁保护层15。
135.上述实施例提供的半导体结构的制备方法，形成的侧壁保护层15可以在后续制程中避免第二隔离槽的侧壁发生不必要的化学反应(例如硅化反应)，从而提升制备所得结构的良率。
136.作为示例，可以采用如下的方式形成侧壁保护层15，比如：在第二隔离槽内沉积侧壁保护材料层；在形成侧壁保护材料层之后，回刻侧壁保护材料层，只保留位于第二隔离槽侧壁表面的侧壁保护材料层作为侧壁保护层15。
137.本技术对于一些实施例中形成的位线沟槽的形状并不做具体限定。作为示例，位线沟槽的形状在沿图2中aa'方向上的截面可以为碗形、矩形、椭圆形或圆形等等。
138.作为示例，当衬底为硅衬底时，可以采用如下的步骤在位线沟槽内形成金属硅化物层17，比如：于位线沟槽内形成金属层；形成金属层之后，对所得结构进行快速热处理(rapid thermal processing，简称rtp)，使得金属层与衬底11进行反应，以于位线沟槽内形成金属硅化物层17。
139.本技术对于金属层的材质并不做具体限定。作为示例，金属层可以包括但不仅限于钴(co)层。
140.需要说明的是，位线18应当位于位线沟槽内，且沿第一方向延伸，以将位于同一列的有源柱31的第一连接端依次串接。
141.请参阅图4，图4中的(a)图示出了步骤s5所得结构在沿图2中aa'方向上的截面结构示意图，图4中的(b)图示出了步骤s5所得结构在沿图2中bb'方向上的截面结构示意图，图4中的(c)图示出了步骤s5所得结构在沿图2中cc'方向上的截面结构示意图，图4中的(d)图示出了步骤s5所得结构在沿图2中dd'方向上的截面结构示意图。
142.s5：于第二隔离槽内形成第二隔离介质层19。
143.本技术对于第二隔离介质层19的材质并不做具体限定。作为示例，第二隔离介质层19可以包括但不仅限于第四氧化物层。可以理解，第四氧化物层的材质与第一氧化物层的材质可以为同一氧化物，也可以为不同的氧化物。
144.请参阅图5，图5中的(a)图示出了步骤s6所得结构在沿图2中aa'方向上的截面结构示意图，图5中的(b)图示出了步骤s6所得结构在沿图2中bb'方向上的截面结构示意图，图5中的(c)图示出了步骤s6所得结构在沿图2中cc'方向上的截面结构示意图，图5中的(d)图示出了步骤s6所得结构在沿图2中dd'方向上的截面结构示意图。
145.s6：刻蚀第一隔离介质层13，以形成沟槽20。
146.需要说明的是，沟槽20应当可以定义出字线结构的位置。
147.请参阅图6，图6中的(a)图示出了步骤s7所得结构在沿图2中aa'方向上的截面结构示意图，图6中的(b)图示出了步骤s7所得结构在沿图2中bb'方向上的截面结构示意图，图6中的(c)图示出了步骤s7所得结构在沿图2中cc'方向上的截面结构示意图，图6中的(d)图示出了步骤s7所得结构在沿图2中dd'方向上的截面结构示意图。
148.在步骤s7中，于沟槽20内形成填充掩膜层211。
149.请参阅图7，图7中的(a)图示出了步骤s8所得结构在沿图2中aa'方向上的截面结构示意图，图7中的(b)图示出了步骤s8所得结构在沿图2中bb'方向上的截面结构示意图，图7中的(c)图示出了步骤s8所得结构在沿图2中cc'方向上的截面结构示意图，图7中的(d)
图示出了步骤s8所得结构在沿图2中dd'方向上的截面结构示意图。
150.在步骤s8中，回刻第一隔离介质层13及第二隔离介质层19，以暴露出填充掩膜层211及各有源柱31的第二连接端312。
151.请参阅图8，图8中的(a)图示出了步骤s9所得结构在沿图2中aa'方向上的截面结构示意图，图8中的(b)图示出了步骤s9所得结构在沿图2中bb'方向上的截面结构示意图，图8中的(c)图示出了步骤s9所得结构在沿图2中cc'方向上的截面结构示意图，图8中的(d)图示出了步骤s9所得结构在沿图2中dd'方向上的截面结构示意图。
152.在步骤s9中，于填充掩膜层211的侧壁及第二连接端312的侧壁形成侧壁掩膜层212；侧壁掩膜层212与填充掩膜层211可以共同构成字线掩膜层21；字线掩膜层21可以定义出字线结构的形状及位置。
153.在其中一个实施例中，于填充掩膜层211的侧壁及第二连接端312的侧壁形成侧壁掩膜层212之后，半导体结构的制备方法还可以包括如下步骤：
154.基于字线掩膜层21继续回刻第二隔离介质层19及第一隔离介质层13，以暴露出沟道区域313；暴露出沟道区域313之后，在沟道区域313的表面形成字线结构。
155.需要说明的是，字线结构应当沿第二方向延伸，以包覆位于同一行的有源柱31的沟道区域313。
156.如图9所示，图9中的(a)图示出了暴露出沟道区域313后所得结构在沿图2中aa'方向上的截面结构示意图，图9中的(b)图示出了暴露出沟道区域313后所得结构在沿图2中bb'方向上的截面结构示意图，图9中的(c)图示出了暴露出沟道区域313后所得结构在沿图2中cc'方向上的截面结构示意图，图9中的(d)图示出了暴露出沟道区域313后所得结构在沿图2中dd'方向上的截面结构示意图。
157.作为示例，可以采用如下的步骤在沟道区域313的表面形成字线结构22，比如：
158.于沟道区域313的表面形成栅极介质层221，栅极介质层221包覆沟道区域313。
159.如图10所示，图10中的(a)图示出了形成栅极介质层221后所得结构在沿图2中aa'方向上的截面结构示意图，图10中的(b)图示出了形成栅极介质层221后所得结构在沿图2中bb'方向上的截面结构示意图，图10中的(c)图示出了形成栅极介质层221后所得结构在沿图2中cc'方向上的截面结构示意图，图10中的(d)图示出了形成栅极介质层221后所得结构在沿图2中dd'方向上的截面结构示意图。
160.形成栅极介质层221之后，在栅极介质层221的表面形成字线导电层223。
161.需要说明的是，字线导电层223应当沿第二方向延伸，以包覆位于同一行的有源柱31的沟道区域313。
162.字线导电层223与栅极介质层221可以共同构成字线结构22。
163.作为示例，可以采用如下的方式在栅极介质层221的表面形成字线导电层223，比如：
164.形成字线导电材料层222，字线导电材料层222填满相邻有源柱31之间的间隙，并覆盖有源柱31及字线掩膜层21的上表面；在形成字线导电材料层222之后，去除位于有源柱31及字线掩膜层21上的字线导电材料层222，并基于字线掩膜层21刻蚀字线导电材料层222，以于栅极介质层221的表面形成字线导电层223。
165.如图11所示，图11中的(a)图示出了形成字线导电材料层222后所得结构在沿图2
中aa'方向上的截面结构示意图，图11中的(b)图示出了形成字线导电材料层222后所得结构在沿图2中bb'方向上的截面结构示意图，图11中的(c)图示出了形成字线导电材料层222后所得结构在沿图2中cc'方向上的截面结构示意图，图11中的(d)图示出了形成字线导电材料层222后所得结构在沿图2中dd'方向上的截面结构示意图。
166.如图12所示，图12中的(a)图示出了形成字线导电层223后所得结构在沿图2中aa'方向上的截面结构示意图，图12中的(b)图示出了形成字线导电层223后所得结构在沿图2中bb'方向上的截面结构示意图，图12中的(c)图示出了形成字线导电层223后所得结构在沿图2中cc'方向上的截面结构示意图，图12中的(d)图示出了形成字线导电层223后所得结构在沿图2中dd'方向上的截面结构示意图。
167.在其中一个实施例中，在栅极介质层221的表面形成字线结构22之后，半导体结构的制备方法还可以包括形成填充介质层的步骤。
168.如图13所示，图13中的(a)图示出了形成填充介质层23后所得结构在沿图2中aa'方向上的截面结构示意图，图13中的(b)图示出了形成填充介质层23后所得结构在沿图2中bb'方向上的截面结构示意图，图13中的(c)图示出了形成填充介质层23后所得结构在沿图2中cc'方向上的截面结构示意图，图13中的(d)图示出了形成填充介质层23后所得结构在沿图2中dd'方向上的截面结构示意图。
169.具体的，填充介质层23位于保留的第一隔离介质层13的上表面及保留的第二隔离介质层19的上表面，并填满相邻字线结构22之间的间隙。
170.应该理解的是，虽然图1的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图1中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
171.本技术还根据一些实施例，提供一种半导体结构。
172.请继续参阅图13，图13中的(a)图亦示出了本技术一实施例提供的半导体结构在沿图2中aa'方向上的截面结构示意图，图13中的(b)图亦示出了本技术一实施例提供的半导体结构在沿图2中bb'方向上的截面结构示意图，图13中的(c)图亦示出了本技术一实施例提供的半导体结构在沿图2中cc'方向上的截面结构示意图，图13中的(d)图亦示出了本技术一实施例提供的半导体结构在沿图2中dd'方向上的截面结构示意图。
173.在其中一个实施例中，半导体结构可以包括衬底11、字线结构22及字线掩膜层21。
174.其中，衬底11内具有呈阵列排布的多个有源柱31；有源柱31包括第一连接端、第二连接端312及位于第一连接端与第二连接端312之间的沟道区域313。字线结构22包覆位于同一行的有源柱31的沟道区域313。字线掩膜层21位于字线结构22的上表面，且包覆各有源柱31的第二连接端312。
175.上述实施例提供的半导体结构，具有字线掩膜层21，字线掩膜层21可以作为形成字线结构22时自对准过程中的掩膜图形，从而简化制备流程，降低制备成本。
176.在其中一个实施例中，衬底11内可以具有第一隔离槽及第二隔离槽；第一隔离槽可以与第二隔离槽隔离出多个呈间隔排布的有源柱31。具体的，第一隔离槽沿第一方向延
伸，第二隔离槽沿第二方向延伸，有源柱31可以包括第一连接端、第二连接端312及位于第一连接端与第二连接端312之间的沟道区域313。
177.第一隔离介质层13位于第一隔离槽内；第二隔离介质层19位于第二隔离槽内。第二隔离介质层19可以与第一隔离介质层13共同包覆各有源柱31的第一连接端。
178.字线结构22沿第二方向延伸，以包覆位于同一行的有源柱31的沟道区域313。
179.字线掩膜层21位于字线结构22的上表面，且包覆各有源柱31的第二连接端312。
180.请继续参阅图13，在其中一个实施例中，半导体结构还可以包括侧壁保护层15。
181.具体的，侧壁保护层15位于第二隔离槽(图13中未标示出)的侧壁。
182.请继续参阅图13，在其中一个实施例中，半导体结构还可以包括多条间隔排布的位线18及金属硅化物层17。
183.具体的，位线18位于有源柱31下方；各位线18均沿第一方向延伸，以将位于同一列的有源柱31的第一连接端依次串接。金属硅化物层17则位于位线18与衬底11之间。
184.上述实施例提供的半导体结构，位线18与衬底11之间具有金属硅化物层17，金属硅化物层17能减少位线18的电阻。
185.请继续参阅图13，在其中一个实施例中，字线结构22可以包括栅极介质层221及字线导电层223。
186.具体的，栅极介质层221可以位于沟道区域313的表面，且包覆沟道区域313。字线导电层223可以位于栅极介质层221的表面，且包覆位于同一行的有源柱31的沟道区域313。
187.需要说明的是，字线导电层223应当沿第二方向延伸。
188.请继续参阅图13，在其中一个实施例中，半导体结构还可以包括填充介质层23。
189.填充介质层23位于第一隔离介质层13的上表面及第二隔离介质层19的上表面，并填满相邻字线结构22之间的间隙。
190.本技术还根据一些实施例，提供一种存储结构的制备方法。
191.请参阅图14，在其中一个实施例中，存储结构的制备方法可以包括如下步骤：
192.s10：采用如前述任一实施例提供的半导体结构的制备方法制备半导体结构。
193.s20：形成多个存储节点结构。
194.需要说明的是，步骤s20中形成的存储节点结构应当位于有源柱31的第二连接端312的上方，且与第二连接端312一一对应连接。
195.s30：形成多个电容器。
196.需要说明的是，步骤s30中形成的电容器应当位于存储节点结构的上表面，且与存储节点结构一一对应设置。
197.上述实施例提供的存储结构的制备方法，包括采用前述实施例提供的半导体结构的制备方法制备半导体结构的步骤，因此，前述实施例提供的半导体结构的制备方法所能实现的技术效果，上述存储结构的制备方法也均能实现，此处不再详述。
198.本技术还根据一些实施例，提供一种存储结构。
199.在其中一个实施例中，存储结构可以包括如前述任一实施例提供的半导体结构、多个存储节点结构及多个电容器。
200.具体的，存储节点结构可以位于有源柱31的第二连接端312的上方，且与第二连接端312一一对应连接。电容器可以位于存储节点结构的上表面，且与存储节点结构一一对应
设置。
201.上述实施例提供的存储结构，包括前述实施例提供的半导体结构，因此，前述实施例提供的半导体结构所能实现的技术效果，上述存储结构也均能实现，此处不再详述。
202.以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
203.以上所述实施例仅表达了本技术的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本技术构思的前提下，还可以做出若干变形和改进，这些都属于本技术的保护范围。因此，本技术专利的保护范围应以所附权利要求为准。