技术特征：
1.一种mos电容，其特征在于，包括：衬底，包括单晶半导体层，以及由单晶半导体材料组成并设置于所述单晶半导体层的顶面的凸起结构；栅结构，覆盖所述凸起结构的顶面以及相对且沿第一方向延伸的两侧面，以及覆盖所述单晶半导体层的部分顶面；所述栅结构包括顺次堆叠的若干多晶掺杂半导体层。2.根据权利要求1所述的mos电容，其特征在于，所述凸起结构的数目至少为2并沿第二方向排布，所述第二方向与所述第一方向相互垂直。3.根据权利要求1所述的mos电容，其特征在于，还包括位于相邻所述多晶掺杂半导体层之间的层间栅介质层。4.根据权利要求1所述的mos电容，其特征在于，还包括覆盖所述单晶半导体层露出表面、所述栅结构的顶面以及相对且沿第二方向延伸的两侧面的介质层，所述第二方向与所述第一方向相互垂直。5.根据权利要求4所述的mos电容，其特征在于，还包括贯穿所述介质层并与所述单晶半导体层相接触，且沿所述第一方向排布的若干源漏接触结构。6.一种mos电容的制造方法，其特征在于，包括：s0：提供包括单晶半导体层的原始衬底；s1：使用外延工艺在所述原始衬底顶面形成由单晶半导体材料组成的凸起结构；s2：使用栅介质沉积形成覆盖所述凸起结构顶面和相对且沿第一方向延伸的两侧面的栅介质层，并使所述栅介质层还覆盖所述单晶半导体层的部分顶面；s3：使用多晶半导体材料沉积形成堆叠于所述栅介质层的多晶半导体层，对所述多晶半导体层顺次进行掺杂工艺和退火工艺，形成多晶掺杂半导体层；重复执行所述步骤s3直至形成顺次堆叠于所述栅介质层的若干多晶掺杂半导体层，得到栅结构。7.根据权利要求6所述的mos电容的制造方法，其特征在于，所述步骤s1中，使用外延工艺在所述衬底顶面形成由单晶半导体材料组成的凸起结构的步骤包括：使用掩膜材料沉积形成覆盖所述单晶半导体层顶面的掩膜层；去除部分所述掩膜层，或者去除部分所述掩膜层和部分所述单晶半导体层，形成沿与所述第一方向相互垂直的第二方向排布的至少2个沟槽结构；使用所述单晶半导体材料通过所述外延工艺填充所述至少2个沟槽结构后，去除剩余的所述掩膜层。8.根据权利要求6所述的mos电容的制造方法，其特征在于，所述步骤s3中，对所述多晶半导体层顺次进行掺杂工艺和退火工艺的步骤结束后，还使用层间介质材料沉积形成堆叠于所述多晶掺杂半导体层的层间栅介质层；重复执行所述步骤s3直至形成顺次堆叠于所述栅介质层的若干多晶掺杂半导体层，以及位于相邻所述多晶掺杂半导体层之间的至少一层所述层间栅介质层。9.根据权利要求6所述的mos电容的制造方法，其特征在于，重复执行所述步骤s3直至得到顺次堆叠的若干多晶掺杂半导体层的步骤结束后，执行步骤s4：自所述若干多晶掺杂半导体层的顶面起沿朝向所述单晶半导体层的方向去除部分所
述栅结构，使所述栅介质层覆盖所述单晶半导体层沿所述第一方向的部分顶面。10.根据权利要求9所述的mos电容的制造方法，其特征在于，所述步骤s4执行完毕后，执行步骤s5：使用介质材料沉积形成覆盖所述单晶半导体层露出表面、所述栅结构的顶面以及相对且沿第二方向延伸的两侧面的介质层，所述第二方向与所述第一方向位于同一水平面且相互垂直；自所述介质层顶面起去除部分所述介质层形成沿所述第一方向排布的若干源漏接触孔并使所述单晶半导体层的部分顶面露出；使用导电材料沉积填充所述若干源漏接触孔。
技术总结
本发明提供了一种MOS电容及其制造方法。所述MOS电容包括衬底和栅结构，所述衬底包括单晶半导体层和凸起结构。由单晶半导体材料组成的所述凸起结构设置于所述单晶半导体层的顶面，所述栅结构覆盖所述凸起结构的顶面以及相对且沿第一方向延伸的两侧面，能够通过增加电荷分布表面的面积来提升调制能力；所述栅结构包括顺次堆叠的若干多晶掺杂半导体层，容易控制各层所述多晶掺杂半导体层的晶粒大小，避免因晶粒过大引起多晶结构边界的粗糙度增加，以利于降低光损耗。以利于降低光损耗。以利于降低光损耗。
技术研发人员：康晓旭 钟晓兰 楚正辉
受保护的技术使用者：上海集成电路装备材料产业创新中心有限公司
技术研发日：2022.06.30
技术公布日：2022/9/20