一种场效应管及其制作方法与流程

1.本发明涉及场效应管技术领域，尤其涉及一种场效应管及其制作方法。


背景技术：

2.场效应晶体管凭借其体积小、功耗低和稳定性高等优势，已成为微电子领域重要元件之一。如今，在mos(metal-oxide semiconductor，金属-氧化物半导体)场效应管的通常制作过程中，一般在第一步做jfet注入，jfet注入能是为了降低jfet区的电阻，减小器件的元胞尺寸，优化比导通电阻。由于jfet注入浓度越大，优化效果越好，则在通常的工艺条件下jfet注入方式采用有源区普注的方式。然而，这种注入方式必须保证jfet区的浓度远低于p阱区的浓度，否则会使得器件的阈值电压降低。
3.并且，在通常的mos管中，沟道的宽度仅有0.4um。如果使用掩模版且仅在jfet区注入，则由于实际工艺中会存在对准偏差，导致在jfet注入浓度很高的情形下，会造成器件的阈值电压稳定性较差。所以，目前在mos管制造过程中存在在高浓度的jfet注入条件下，器件阈值电压的稳定性较差的问题。


技术实现要素：

4.本技术实施例通过提供一种jfet型场效应管及其制作方法，解决了现有技术中在mos管制造过程中存在在高浓度的jfet注入条件下，器件阈值电压的稳定性较差的技术问题，实现了在mos管的制作过程中，自对准jfet注入，消除注入偏差，在保证高浓度jfet注入的同时，大大降低jfet区的比导通电阻，保障器件的阈值电压的稳定性等技术效果。
5.第一方面，本发明实施例提供一种场效应管的制作方法，包括：
6.在衬底的外延层中形成多个间隔分布的阱区；
7.在每个所述阱区中形成两个间隔分布的第一离子区，并在所述外延层中且在相邻两个所述阱区之间形成jfet注入区；
8.在每个所述阱区中的两个所述第一离子区之间形成一个第二离子区，得到多个所述第二离子区；
9.在所述外延层之上依次形成设有多个第一通孔的栅极氧化层和设有多个第二通孔的多晶硅层，其中，多个所述第一通孔与多个所述第二离子区一一对应，所述多个第二通孔与多个所述第一通孔一一对应。
10.优选的，所述在衬底的外延层中形成多个间隔分布的阱区，包括：
11.在所述外延层之上形成多个间隔分布的多晶硅；
12.在相邻两个所述多晶硅的间隔区域对应的所述外延层的区域中形成一个所述阱区，得到多个间隔分布的所述阱区。
13.优选的，在得到多个间隔分布的所述阱区之后，还包括：
14.在多个所述多晶硅的表面和所述外延层之上形成介质层；
15.通过对所述介质层进行各向异性刻蚀，在每个所述多晶硅的两端分别形成一个所
述介质侧墙，得到多个在每个所述阱区的两端分别形成的介质侧墙，以及在每个所述阱区上形成一个所述介质块，得到多个在每个所述阱区的两端的所述介质侧墙之间形成的介质块。
16.优选的，在每个所述阱区中形成两个间隔分布的第一离子区，包括：
17.针对每个所述阱区，在相邻的所述介质侧墙和所述介质块之间的区域对应的所述阱区的区域中形成所述第一离子区，得到在每个所述阱区中形成的两个间隔分布的第一离子区。
18.优选的，所述在所述外延层中且在相邻两个所述阱区之间形成jfet注入区，包括：
19.先去除多个所述多晶硅，再按照所述jfet注入区的注入能量和注入剂量，在所述外延层中且在相邻两个所述阱区之间形成jfet注入区，其中，所述jfet注入区的住区能量的范围为50kev-200kev，所述jfet注入区的注入剂量的范围为1e12-5e13。
20.优选的，所述在每个所述阱区中形成两个间隔分布的第一离子区，包括：
21.按照所述第一离子区的注入能量和注入剂量，在每个所述阱区中形成两个间隔分布的所述第一离子区，其中，所述第一离子区的注入能量的范围为30kev-100kev，所述第一离子区的注入剂量的范围均为1e14-1e15。
22.优选的，在每个所述阱区中的两个所述第一离子区之间形成一个第二离子区，得到多个所述第二离子区之前，还包括：
23.去除多个所述介质侧墙和多个所述介质块。
24.基于同一发明构思，第二方面，本发明还提供一种场效应管，包括：衬底、多个阱区、多个第一离子区、多个jfet注入区、多个第二离子区、栅极氧化层和多晶硅层；
25.多个所述阱区间隔分布在所述衬底的外延层中；
26.在每个所述阱区中设有两个间隔分布的所述第一离子区；
27.每个所述jfet注入区位于在所述外延层中且在相邻两个所述阱区之间；
28.每个所述第二离子区位于每个所述阱区中的两个所述第一离子区之间；
29.所述栅极氧化层位于所述外延层之上，其中，所述栅极氧化层包括多个第一通孔，多个所述第一通孔与多个所述第二离子区一一对应；
30.所述多晶硅层位于所述栅极氧化层之上，其中，所述多晶硅层包括多个第二通孔，多个所述第二通孔与多个所述第一通孔一一对应。
31.优选的，所述jfet注入区的浓度大于所述第二离子区的浓度。
32.优选的，所述衬底包括：衬底层和所述外延层，所述外延层位于所述衬底层之上，其中，所述衬底层的掺杂浓度大于所述外延层的掺杂浓度。
33.本发明实施例中的一个或多个技术方案，至少具有如下技术效果或优点：
34.在本发明实施例中，在衬底的外延层中形成多个间隔分布的阱区之后，先在每个阱区中形成两个间隔分布的第一离子区，并在外延层中且在相邻两个阱区之间形成jfet注入区。这里，jfet注入区是通过相邻两个p阱区的各一端的介质侧墙，直接注入至外延层中实现的，即在外延层中且在相邻两个p阱区之间直接注入形成jfet注入区106。这样，实现了自对准jfet注入，消除注入偏差，在保证高浓度jfet注入的同时，大大降低jfet区的比导通电阻，保障器件的阈值电压的稳定性。
35.接着，在每个阱区中的两个第一离子区之间形成一个第二离子区，得到多个第二
离子区。然后，在外延层之上依次形成设有多个第一通孔的栅极氧化层和设有多个第二通孔的多晶硅层，其中，多个第一通孔与多个第二离子区一一对应，多个第二通孔与多个第一通孔一一对应。这样，在完成jfet注入区的形成之后，快速便捷地形成第二离子区、栅极氧化层和多晶硅层，以实现在高浓度的jfet注入条件下，保障器件阈值电压的稳定性，提升器件性能和竞争力。
附图说明
36.通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考图形表示相同的部件。在附图中：
37.图1示出了本发明实施例中的一种场效应管的结构示意图；
38.图2示出了本发明实施例中的场效应管的衬底的结构示意图；
39.图3示出了本发明实施例中的在场效应管的制作过程中形成多个多晶硅的结构示意图；
40.图4示出了本发明实施例中的在场效应管的制作过程中形成阱区的结构示意图；
41.图5示出了本发明实施例中的在场效应管的制作过程中形成介质侧墙和介质块的结构示意图；
42.图6示出了本发明实施例中的在场效应管的制作过程中形成第一离子区的结构示意图；
43.图7示出了本发明实施例中的在场效应管的制作过程中去除多个多晶硅的结构示意图；
44.图8示出了本发明实施例中的在场效应管的制作过程中形成jfet注入区的结构示意图；
45.图9示出了本发明实施例中的在场效应管的制作过程中去除介质侧墙和介质块的结构示意图；
46.图10示出了本发明实施例中的在场效应管的制作过程中形成第二离子区的结构示意图；
47.图11示出了本发明实施例中的场效应管的制作方法的步骤流程示意图。
具体实施方式
48.下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
49.实施例一
50.本发明第一实施例提供了一种场效应管，如图1所示，包括：衬底101、多个阱区103、多个第一离子区105、多个jfet注入区106、多个第二离子区107、栅极氧化层108和多晶硅层109。其中，多个阱区103间隔分布在衬底101的外延层1012中；
51.在每个阱区103中设有两个间隔分布的第一离子区105；
52.每个jfet注入区106位于在外延层1012中且在相邻两个阱区103之间；
53.每个第二离子区107位于每个阱区103中的两个第一离子区105之间；
54.栅极氧化层108位于外延层1012之上，其中，栅极氧化层108包括多个第一通孔，多个第一通孔与多个第二离子区107一一对应；
55.多晶硅层109位于栅极氧化层108之上，其中，多晶硅层109包括多个第二通孔，多个第二通孔与多个第一通孔一一对应。
56.在本实施例中，衬底101包括衬底层1011和外延层1012，外延层1012位于衬底层1011之上，其中，衬底层1011的掺杂浓度大于外延层1012的掺杂浓度。如图1所示，衬底101包括n+型碳化硅sic的衬底层1011和n-型sic的外延层1012。衬底101的材质包括但不限于sic或硅si。阱区103p-well的材质包括但不限于铝al或铜，阱区103的注入剂量范围为1e12-2e13，浓度范围为5e17-5e18。第一离子区105的材质和jfet注入区106的材质可以是相同的或可以不同的，二者的材质均包括但不限于氮n或磷p，二者的材质均为n型离子。第一离子区105的注入剂量范围为1e141-1e15。jfet注入区106的注入剂量范围为1e12-5e13。在jfet注入区106的注入过程中，保证在注入时自对准效果，体现快速、便捷的优点，消除注入偏差。并且通过jfet注入区106的自对准实现，降低器件的比导通电阻和芯片面积，节约成本，提高器件性能。
57.第二离子区107的材质为p型离子，其包括但不限于al或硼b。栅极氧化层108的材质包括但不限于二氧化硅sio2。优选的，jfet注入区106的浓度大于第二离子区107。栅极氧化层108包括多个第一通孔，每个第一通孔对应一个第二离子区107。多晶硅层109包括多个第二通孔，每个第二通孔对应一个第一通孔，同时每个第二通孔也对应一个第二离子区107。第一通孔和第二通孔的作用是为了露出第二离子区107的表面，便于第二离子区107与外部器件相连。
58.下面，结合图1-图10详细阐述本实施例的场效应管的制作方法：
59.第一步，如图2所示，根据所需制作的不同电压等级的mosfet(金氧半场效晶体管，metal-oxide-semiconductor field-effect transistor)，在sic衬底层1011sic n+sub上生长合适浓度厚度的sic n-外延层1012sic n-epi。如图3所示，再在外延层1012之上形成多个间隔分布的多晶硅，具体是，在外延层1012上生成一层多晶硅，通过光刻胶刻蚀出多个间隔分布的多晶硅。
60.第二步，在相邻两个多晶硅的间隔区域对应的外延层1012的区域中形成一个阱区103，得到多个间隔分布的阱区103。具体地，如图4所示，在相邻两个多晶硅的间隔区域涂上光刻胶，对间隔区域进行光刻，形成p阱区103(即p-well区)的凹槽。在p阱区103的凹槽里面注入al离子，形成p阱区103。注入al离子的注入能量约为100-400kev，剂量大约为1e12-2e13。接着，去除全部光刻胶。
61.第三步，如图5所示，先在多个多晶硅的表面和外延层1012之上形成介质层，再通过对介质层进行各向异性刻蚀，在每个多晶硅的两端分别形成一个介质侧墙1041，表示每个多晶硅的一端形成一个介质侧墙1041，每个多晶硅有两个介质侧墙1041，以及还在每个p阱区103上形成一个介质块1042，表示在每个p阱区103之上且每个p阱区103的两端的介质侧墙1041之间形成一个介质块1042，介质块1042与介质侧墙1041间隔分布。所以，得到多个在每个p阱区103的两端分别形成的介质侧墙1041，以及得到多个在每个p阱区103的两端的
介质侧墙1041之间形成的介质块1042。其中，介质层的材质包括但不限于二氧化硅sio2。每个介质侧墙1041的厚度为0.45um-0.55um，优选为0.5um。
62.第四步，如图6所示，针对每个p阱区103，按照第一离子区105的注入能量和注入剂量，在相邻的介质侧墙1041和介质块1042之间的区域对应的p阱区103的区域中形成第一离子区105，得到在每个p阱区103中形成的两个间隔分布的第一离子区105。其中，形成第一离子区105的方法包括但不限于通过光刻胶刻蚀或根据实际需求而设置其他方法。第一离子区105为n+型离子区，第一离子区105的注入能量的范围为30kev-100kev，第一离子区105的注入剂量的范围均为1e14-1e15。
63.第五步，如图7所示，选择合适的溶剂，去除多个多晶硅，留下多个介质侧墙1041和介质块1042。
64.第六步，如图8所示，在去除多个多晶硅之后，按照jfet注入区106的注入能量和注入剂量，在外延层1012中且在相邻两个p阱区103之间形成jfet注入区106。其中，jfet注入区106的住区能量的范围为50kev-200kev，jfet注入区106的注入剂量的范围为1e12-5e13。
65.第七步，如图9所示，去除多个介质侧墙1041和多个介质块1042。
66.第八步，如图10所示，在每个p阱区103中的两个第一离子区105之间形成一个第二离子区107，得到多个第二离子区107。具体地，在每个p阱区103中的两个第一离子区105之间注入p型离子，形成第二离子区107。其中，第二离子区107为p+型离子区。
67.第九步，如图1所示，在外延层1012之上依次形成设有多个第一通孔的栅极氧化层108和设有多个第二通孔的多晶硅层109，其中，多个第一通孔与多个第二离子区107一一对应，多个第二通孔与多个第一通孔一一对应。
68.在本实施例的场效应管的制作过程中，jfet注入区106是通过相邻两个p阱区103的各一端的介质侧墙1041，直接注入至外延层1012中实现的，即在外延层1012中且在相邻两个p阱区103之间直接注入形成jfet注入区106。这样，实现了自对准jfet注入，消除注入偏差，在保证高浓度jfet注入的同时，大大降低jfet区的比导通电阻，保障器件的阈值电压的稳定性。
69.在现有mos管的制作过程中，jfet注入区106的浓度为1e17，宽度为1.2um，元胞宽度为5.6um，jfet注入区106电阻占比20％，比导通电阻约为4ω*cm2。然而，通过本实施例中的制作方法，jfet注入区106的浓度为5e18，元胞宽度为5um。原元胞宽度为5.6um，改善后的元胞宽度缩小0.6um。jfet注入区106电阻占比5％，比导通电阻约为3ω*cm2。相比之下，通过本实施例的制作方法形成的mos管的比导通电阻下降了25％，芯片面积大约可以降低25％，芯片成本约能降低25％左右，大大提高器件的性能和竞争力。
70.本发明实施例中的一个或多个技术方案，至少具有如下技术效果或优点：
71.在本发明实施例中，在衬底的外延层中形成多个间隔分布的阱区之后，先在每个阱区中形成两个间隔分布的第一离子区，并在外延层中且在相邻两个阱区之间形成jfet注入区。这里，jfet注入区是通过相邻两个p阱区的各一端的介质侧墙，直接注入至外延层中实现的，即在外延层中且在相邻两个p阱区之间直接注入形成jfet注入区106。这样，实现了自对准jfet注入，消除注入偏差，在保证高浓度jfet注入的同时，大大降低jfet区的比导通电阻，保障器件的阈值电压的稳定性。
72.接着，在每个阱区中的两个第一离子区之间形成一个第二离子区，得到多个第二
离子区。然后，在外延层之上依次形成设有多个第一通孔的栅极氧化层和设有多个第二通孔的多晶硅层，其中，多个第一通孔与多个第二离子区一一对应，多个第二通孔与多个第一通孔一一对应。这样，在完成jfet注入区的形成之后，快速便捷地形成第二离子区、栅极氧化层和多晶硅层，以实现在高浓度的jfet注入条件下，保障器件阈值电压的稳定性，提升器件性能和竞争力。
73.实施例二
74.基于相同的发明构思，本发明第二实施例还提供了一种场效应管的制作方法，如图11所示，包括：
75.s201，在衬底的外延层中形成多个间隔分布的阱区；
76.s202，在每个所述阱区中形成两个间隔分布的第一离子区，并在所述外延层中且在相邻两个所述阱区之间形成jfet注入区；
77.s203，在每个所述阱区中的两个所述第一离子区之间形成一个第二离子区，得到多个所述第二离子区；
78.s204，在所述外延层之上依次形成设有多个第一通孔的栅极氧化层和设有多个第二通孔的多晶硅层，其中，多个所述第一通孔与多个所述第二离子区一一对应，所述多个第二通孔与多个所述第一通孔一一对应。
79.作为一种可选的实施例，所述在衬底的外延层中形成多个间隔分布的阱区，包括：
80.在所述外延层之上形成多个间隔分布的多晶硅；
81.在相邻两个所述多晶硅的间隔区域对应的所述外延层的区域中形成一个所述阱区，得到多个间隔分布的所述阱区。
82.作为一种可选的实施例，在得到多个间隔分布的所述阱区之后，还包括：
83.在多个所述多晶硅的表面和所述外延层之上形成介质层；
84.通过对所述介质层进行各向异性刻蚀，在每个所述多晶硅的两端分别形成一个所述介质侧墙，得到多个在每个所述阱区的两端分别形成的介质侧墙，以及在每个所述阱区上形成一个所述介质块，得到多个在每个所述阱区的两端的所述介质侧墙之间形成的介质块。
85.作为一种可选的实施例，在每个所述阱区中形成两个间隔分布的第一离子区，包括：
86.针对每个所述阱区，在相邻的所述介质侧墙和所述介质块之间的区域对应的所述阱区的区域中形成所述第一离子区，得到在每个所述阱区中形成的两个间隔分布的第一离子区。
87.作为一种可选的实施例，所述在所述外延层中且在相邻两个所述阱区之间形成jfet注入区，包括：
88.先去除多个所述多晶硅，再按照所述jfet注入区的注入能量和注入剂量，在所述外延层中且在相邻两个所述阱区之间形成jfet注入区，其中，所述jfet注入区的住区能量的范围为50kev-200kev，所述jfet注入区的注入剂量的范围为1e12-5e13。
89.作为一种可选的实施例，所述在每个所述阱区中形成两个间隔分布的第一离子区，包括：
90.按照所述第一离子区的注入能量和注入剂量，在每个所述阱区中形成两个间隔分
布的所述第一离子区，其中，所述第一离子区的注入能量的范围为30kev-100kev，所述第一离子区的注入剂量的范围均为1e14-1e15。
91.作为一种可选的实施例，在每个所述阱区中的两个所述第一离子区之间形成一个第二离子区，得到多个所述第二离子区之前，还包括：
92.去除多个所述介质侧墙和多个所述介质块。
93.由于本实施例所介绍的场效应管的制作方法为实施本技术实施例一中场效应管所采用的制作方法，故而基于本技术实施例一中所介绍的场效应管和场效应管的制作方法，本领域所属技术人员能够了解本实施例的场效应管的制作方法的具体实施方式以及其各种变化形式，所以在此对于该场效应管的制作方法如何实现本技术实施例一中的场效应管不再详细介绍。只要本领域所属技术人员实施本技术实施例一中场效应管所采用的方法，都属于本技术所欲保护的范围。
94.本领域内的技术人员应明白，尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
95.显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。