本公开涉及半导体器件领域,尤其涉及一种基板器件和半导体封装件。
背景技术:
1、随着半导体器件的集成度不断提高,射频前端芯片得到越来越广泛的应用,因而射频前端芯片需要支持更多频段,需要更小尺寸,需要兼容支持多国家和地区的方案。
2、电感器对射频前端芯片的尺寸、集成度及性能有着很大的影响,因此,亟需提供一种满足射频前端芯片需求且包括电感器的半导体器件。
技术实现思路
1、有鉴于此,本公开实施例提供一种基板器件和半导体封装件。
2、为达到上述目的,本公开的技术方案是这样实现的:
3、第一方面,本公开实施例提供一种基板器件,包括:交替堆叠设置的第一绝缘层和具有金属图案的第一功能层;所述金属图案包括电感线圈,所述基板器件用于设置于基板上。
4、在一些实施例中,所述基板包括多层第二功能层,所述第二功能层包括布线图案;沿堆叠方向,所述基板器件上相邻第一功能层的间距小于所述基板上相邻第二功能层的间距,所述堆叠方向为所述第一绝缘层和所述第一功能层的堆叠方向。
5、在一些实施例中,所述基板器件通过基板工艺形成。
6、在一些实施例中,所述金属图案包括多个电感线圈。
7、在一些实施例中,所述多个电感线圈中的至少两个所述电感线圈的面积相异。
8、在一些实施例中,所述金属图案还包括电容极板及/或巴伦。
9、在一些实施例中,沿堆叠方向,所述基板器件的第一表面设置有多个焊球,所述堆叠方向为所述第一绝缘层和所述第一功能层的堆叠方向。
10、第二方面,本公开实施例提供一种半导体封装件,包括上述任一实施例中的基板器件;以及,基板;所述基板器件设置于所述基板上。
11、在一些实施例中,包括多个所述基板器件。
12、在一些实施例中,所述基板包括交替堆叠设置的第二绝缘层和第二功能层;所述基板器件的厚度大于所述基板的厚度,及/或所述基板器件的所述第一功能层的层数大于所述基板的所述第二功能层的层数。
13、在一些实施例中,所述多个基板器件中的至少两个所述基板器件的厚度不同;及/或所述多个基板器件中的至少两个所述基板器件的所述第一功能层的层数不同。
14、在一些实施例中,所述基板包括交替堆叠设置的第二绝缘层和第二功能层;所述第一绝缘层的厚度小于所述第二绝缘层的厚度,及/或所述第一功能层的厚度小于所述第二功能层的厚度。
15、在一些实施例中,所述基板器件还包括第一连接孔,所述第一连接孔用于连接相邻所述第一功能层上的电感线圈;所述基板包括交替堆叠设置的第二绝缘层和第二功能层,以及第二连接孔,所述第二连接孔用于连接相邻所述第二功能层上的布线图案;所述第一连接孔的尺寸小于所述第二连接孔的尺寸。
16、在一些实施例中,还包括半导体芯片,所述半导体芯片及/或所述基板器件并列设置于所述基板上;及/或,所述半导体芯片及/或所述基板器件堆叠设置于所述基板上。
17、在一些实施例中,所述半导体芯片与所述基板之间具有第一空腔;所述基板器件与所述基板之间具有第二空腔。
18、本公开实施例提供一种基板器件和半导体封装件,所述基板器件包括:交替堆叠设置的第一绝缘层和具有金属图案的第一功能层;所述金属图案包括电感线圈,所述基板器件用于设置于基板上。本公开实施例中的基板器件包括具有金属图案的第一功能层,其中,金属图案包括电感线圈,通过交替堆叠设置的第一绝缘层和具有金属图案的第一功能层,提供一种具有大电感值的基板器件,如此可以避免将电感嵌入基板内部影响基板厚度或面积。
1.一种基板器件,其特征在于,包括:
2.根据权利要求1所述的基板器件,其特征在于,所述基板包括多层第二功能层,所述第二功能层包括布线图案;
3.根据权利要求1所述的基板器件,其特征在于,所述基板器件通过基板工艺形成。
4.根据权利要求1所述的基板器件,其特征在于,所述金属图案包括多个电感线圈。
5.根据权利要求4所述的基板器件,其特征在于,所述多个电感线圈中的至少两个所述电感线圈的面积相异。
6.根据权利要求1所述的基板器件,其特征在于,所述金属图案还包括电容极板及/或巴伦。
7.根据权利要求1所述的基板器件,其特征在于,沿堆叠方向,所述基板器件的第一表面设置有多个焊球,所述堆叠方向为所述第一绝缘层和所述第一功能层的堆叠方向。
8.一种半导体封装件,其特征在于,包括如权利要求1至7任一项所述的基板器件;以及,基板;
9.根据权利要求8所述的半导体封装件,其特征在于,包括多个所述基板器件。
10.根据权利要求8所述的半导体封装件,其特征在于,所述基板包括交替堆叠设置的第二绝缘层和第二功能层;
11.根据权利要求9所述的半导体封装件,其特征在于,所述多个基板器件中的至少两个所述基板器件的厚度不同;
12.根据权利要求8所述的半导体封装件,其特征在于,所述基板包括交替堆叠设置的第二绝缘层和第二功能层;
13.根据权利要求8所述的半导体封装件,其特征在于,所述基板器件还包括第一连接孔,所述第一连接孔用于连接相邻所述第一功能层上的电感线圈;
14.根据权利要求8所述的半导体封装件,其特征在于,还包括半导体芯片,所述半导体芯片及/或所述基板器件并列设置于所述基板上;
15.根据权利要求14所述的半导体封装件,其特征在于,所述半导体芯片与所述基板之间具有第一空腔;所述基板器件与所述基板之间具有第二空腔。