一种三维堆叠光电芯片封装结构及制作方法与流程

本发明属于芯片封装领域，涉及一种三维堆叠光电芯片封装结构及制作方法。

背景技术：

1、到2022年，全球互联网流量预计将达到每月近400eb，对数据中心互连带宽的需求将继续以指数级的速度增长。预测到2030年，随着数据中心能耗的持续增长，全球数据中心的用电量将超过3pwh，甚至可能高达8pwh。为了满足互联网流量的需求，数据中心节点带宽需要达到10tb/s，为了减缓数据中心能耗增长的趋势，必须想办法降低系统、器件的功耗。每个封装的i/o引脚数差不多每6年翻一番，i/o总带宽3至4年翻一番。

2、光具有信号衰减小、低能耗、高带宽以及与cmos兼容的性能，这些因素也直接影响到i/o的带宽和能耗，将硅光技术引入的目的是增加i/o带宽并最大限度地降低能耗。其中，光集成电路(pic)和电集成电路(eic)如何封装，非常重要，光与电的不当集成会抵消硅光子的所有潜在优势。

3、现有的光电集成式半导体封装结构大多直接将光集成芯片及电集成芯片键合于基板上进行2d封装，通过打线(wire-bonds)或倒置贴合(flip-chip)与基板电连接，理论上该封装是非常好的，然而实际并非如此。硅光工艺节点相对电芯片工艺而言，比较落后，为单片集成开发的最先进工艺是45nm和32nm制程，与电芯片10nm和以下工艺相比，这些工艺在性能上非常落后，现有的光电集成式封装结构的性能难以满足高密度集成封装需求。

技术实现思路

1、鉴于以上所述现有技术的缺点，本发明的目的在于提供一种三维堆叠光电芯片封装结构及制作方法，用于解决现有技术中难以将光芯片与电芯片高密度集成封装的问题。

2、为实现上述目的及其他相关目的，本发明提供一种三维堆叠光电芯片封装结构的制作方法，包括以下步骤：

3、提供基底，于所述基底上形成第一重新布线层，于所述第一重新布线层上形成导电柱，所述导电柱与所述第一重新布线层电连接；

4、提供光芯片，所述光芯片包括相对设置的第一面和第二面，所述光芯片的第一面设置有光芯片焊点和光信号口，将所述光芯片的第二面键合于所述第一重新布线层；

5、于所述第一重新布线层上形成包覆所述导电柱和所述光芯片的封装层，所述封装层显露所述导电柱及所述光芯片焊点；

6、于所述封装层上形成第二重新布线层，所述第二重新布线层与所述导电柱及所述光芯片焊点电连接；

7、提供电芯片，所述电芯片包括相对设置的第一面和第二面，所述电芯片的第二面设置有电芯片焊点，将所述电芯片的第二面键合于所述第二重新布线层，所述电芯片焊点与所述第二重新布线层电连接，其中，在垂直方向的投影上，所述电芯片未覆盖所述光信号口；

8、于所述第二重新布线层中形成开口，所述开口显露所述光信号口，并于所述第二重新布线层上形成光学桥接结构，所述光学桥接结构覆盖所述开口以与所述光信号口相对应。

9、可选地，所述光芯片通过晶片黏结膜键合固定于所述第一重新布线层。

10、可选地，所述电芯片通过倒装芯片键合法键合于所述第二重新布线层。

11、可选地，于所述第二重新布线层中形成所述开口的方法包括激光打孔法或干法刻蚀法。

12、可选地，于所述第二重新布线层上形成所述光学桥接结构后，还包括去除所述基底的步骤。

13、可选地，所述基底和所述第一重新布线层之间还形成有分离层，其中，基于所述分离层去除所述基底。

14、可选地，所述导电柱包括铜柱。

15、可选地，所述基底包括玻璃基底、金属基底、半导体基底、聚合物基底或陶瓷基底。

16、本发明还提供一种三维堆叠光电芯片封装结构，包括：

17、第一重新布线层；

18、导电柱，位于所述第一重新布线层上方与所述第一重新布线层电连接；

19、光芯片，位于所述第一重新布线层上方，所述光芯片远离所述第一重新布线层的一侧设置有光芯片焊点和光信号口；

20、第二重新布线层，位于所述导电柱及所述光芯片上方，所述第二重新布线层与所述导电柱及所述光芯片焊点电连接；

21、封装层，位于所述第一重新布线层和所述第二重新布线层之间，并包覆所述导电柱及所述光芯片的显露表面；

22、电芯片，位于所述第二重新布线层上方，所述电芯片与所述第二重新布线层电连接，其中，在垂直方向的投影上，所述电芯片未覆盖所述光信号口；

23、开口，贯穿所述第二重新布线层显露所述光信号口；

24、光学桥接结构，位于所述第二重新布线层上方，所述光学桥接结构覆盖所述开口以与所述光信号口相对应。

25、可选地，所述光芯片与所述第一重新布线层之间设置有晶片黏结膜，所述光芯片通过所述晶片黏结膜键合固定于所述第一重新布线层上。

26、如上所述，本发明的三维堆叠光电芯片封装结构及制作方法中，光芯片和电芯片3d堆叠封装，能够有效缩小封装面积；并且，光芯片和电芯片通过重新布线层及导电柱互连引出，能够有效的缩短光芯片和电芯片的传输路径，相较于2d光电集成封装，传输路径能够缩短20倍，具有低的插入损耗和rc延迟。

技术特征：

1.一种三维堆叠光电芯片封装结构的制作方法，其特征在于，包括以下步骤：

2.根据权利要求1所述的三维堆叠光电芯片封装结构的制作方法，其特征在于：所述光芯片通过晶片黏结膜键合固定于所述第一重新布线层。

3.根据权利要求1所述的三维堆叠光电芯片封装结构的制作方法，其特征在于：所述电芯片通过倒装芯片键合法键合于所述第二重新布线层。

4.根据权利要求1所述的三维堆叠光电芯片封装结构的制作方法，其特征在于：于所述第二重新布线层中形成所述开口的方法包括激光打孔法或干法刻蚀法。

5.根据权利要求1所述的三维堆叠光电芯片封装结构的制作方法，其特征在于：于所述第二重新布线层上形成所述光学桥接结构后，还包括去除所述基底的步骤。

6.根据权利要求5所述的三维堆叠光电芯片封装结构的制作方法，其特征在于：所述基底和所述第一重新布线层之间还形成有分离层，其中，基于所述分离层去除所述基底。

7.根据权利要求1所述的三维堆叠光电芯片封装结构的制作方法，其特征在于：所述导电柱包括铜柱。

8.根据权利要求1所述的三维堆叠光电芯片封装结构的制作方法，其特征在于：所述基底包括玻璃基底、金属基底、半导体基底、聚合物基底或陶瓷基底。

9.一种三维堆叠光电芯片封装结构，其特征在于，包括：

10.根据权利要求9所述的三维堆叠光电芯片封装结构，其特征在于：所述光芯片与所述第一重新布线层之间设置有晶片黏结膜，所述光芯片通过所述晶片黏结膜键合固定于所述第一重新布线层上。

技术总结
本发明提供一种三维堆叠光电芯片封装结构及制作方法，光芯片和电芯片3D堆叠封装，能够有效缩小封装面积；并且，光芯片和电芯片通过重新布线层及导电柱互连引出，能够有效的缩短光芯片和电芯片的传输路径，相较于2D光电集成封装，传输路径能够缩短20倍，具有低的插入损耗和RC延迟。

技术研发人员：陈彦亨,林正忠
受保护的技术使用者：盛合晶微半导体（江阴）有限公司
技术研发日：
技术公布日：2024/12/2