未加工的直接带隙芯片在硅光子器件中的集成的制作方法
【专利说明】未加工的直接带隙芯片在硅光子器件中的集成
[0001] 相关申请的交叉引用
[0002] 本申请要求于2014年10月8日提交的题为"Integration of an Unprocessed, Direct-Bandgap Chip into a Silicon Photonic Device"的美国专利申请No. 14/509914 的优先权，美国专利申请No. 14/509914要求于2014年7月24号提交的题为"Integration of an Unprocessed ,Direct-Bandgap Chip into a Silicon Photonic Device" 的美国临时 申请 No.62/028611 以及于 2013 年 10 月9 日提交的题为"Integrated Tunable CMOS Laser for Silicon Photonics"的美国临时申请No.61/888863的优先权，其全部公开内容通过引 用合并到本文中以用于所有目的。本申请还要求于以下专利申请的优先权:2014年10月8日 提交的题为 "Coplanar Integration of a Direct-Bandgap Chip Into a Silicon Photonic Device"的美国专利申请No. 14/509971 ;于20 14年10月8日提交的题为 "Processing of a Direct-Bandgap Chip After Bonding to a Silicon Photonic Device"的美国专利申请No .14/509975;以及于2014年10月8日提交的题为"Structures for Bonding a Direct-Bandgap Chip to a Silicon Photonic Device" 的美国专利申请 No. 14/509979,其全部公开内容通过引用合并到本文中以用于所有目的。
【背景技术】
[0003] 硅集成电路（IC)主导了电子器件的发展并且基于硅加工的许多技术已开发多年。 硅集成电路的不断精细化导致了纳米尺度的特征尺寸，这对于制造金属氧化物半导体CMOS 电路来说可能是重要的。另一方面，硅不是直接带隙材料。虽然已经开发了包括III-V族半 导体材料的直接带隙材料，但是在本领域中存在对于与使用硅衬底的光子IC相关的改进的 方法和系统的需求。
【发明内容】
[0004] 本发明的实施方案提供了复合器件的器件、系统和方法，使得组合两种不同半导 体材料的功能以得到光学器件。
[0005] 在一些实施方案中，公开了一种用于跨两种或更多种材料分裂（splitting)光子 功能的复合器件，该复合器件包括基台、芯片、接合部和涂层。基台包括基底层和器件层，器 件层包括第一材料和形成器件层中的开口的多个壁，使得基台的基底层的一部分通过器件 层露出。在一些实施方案中，第一材料为硅。芯片包括第二材料和在第二材料中的有源区。 在一些实施方案中，第二材料为III-V族材料。接合部将芯片固定至基台，使得芯片的有源 区与器件层对准。涂层将芯片密封在基台中。
[0006] 在一些实施方案中，公开了一种制造用于在两种或更多种材料之间分裂光子功能 的复合器件的方法。利用目标将第一掩模对准。基于利用目标对准的第一掩模在基台中蚀 刻出凹部。芯片被接合在基台的凹部中，其中间隙将芯片的侧部与凹部的壁隔开。将接触金 属施加至芯片的顶部。用第一材料填充间隙。在一些实施方案中，第一材料为二氧化硅。施 加第二掩模来限定在间隙上方的待蚀刻区域。从间隙部分地去除第一材料。用第二材料至 少部分地填充间隙。在一些实施方案中，第二材料是多晶硅。从间隙部分去除第二材料。在 一些实施方案中，从间隙部分地去除第二材料在第二材料中形成了脊形波导的一部分。施 加第三掩模以限定待从芯片去除以在芯片上形成特征的区域。从芯片去除材料以在芯片上 形成特征。在一些实施方案中，第三掩模是光掩模，并且第三材料被用于基于光掩模产生蚀 刻掩模。从芯片去除材料以在芯片上形成特征。使用第四材料来覆盖芯片。在一些实施方案 中，芯片包括有源区（例如，对于激光器或调制器），并且基台由硅制成。在一些实施方案中， 利用基座来将芯片与基台对准。在一些实施方案中，在基台中蚀刻出用于使芯片对准的基 座。在一些实施方案中，第四材料将芯片密封在基台的凹部中。在一些实施方案中，第四材 料是Si0 2。在一些实施方案中，在将芯片接合至基台中使用采用铟的凸块下金属化。在一些 实施方案中，在通过去除芯片的一部分而露出的表面上将接触金属附加至芯片上。在一些 实施方案中，在施加第四材料之后，将两个或更多个欧姆接触附加至芯片。在一些实施方案 中，第三材料与第四材料相同。在一些实施方案中，在蚀刻间隙中的第二材料和/或芯片之 前所使用的掩模利用目标来对准。
[0007] 在一些实施方案中，公开了一种将直接带隙芯片共面集成进硅器件中的方法。提 供了基台，该基台具有基底层、在基底层之上的器件层，其中器件层包括形成器件层中的开 口的多个壁，使得基台的基底层的一部分通过器件层露出。提供了芯片，该芯片具有衬底和 有源区。芯片被接合至基台的基底层的所述一部分。在一些实施方案中，芯片的衬底延伸高 出基台，超出凹部，并且芯片的衬底的至少一部分被去除，使得芯片未延伸高出基台。
[0008] 在一些实施方案中，公开了将直接带隙芯片共面集成至硅器件中的另一方法。提 供了基台，其中基台具有凹部，并且基台包含第一材料。提供了芯片，其中芯片包含第二材 料和衬底的一部分。芯片在基台的凹部中被接合至基台。并且在芯片被接合至基台之后从 芯片去除衬底的所述一部分。
[0009] 在一些实施方案中，公开了一种在直接带隙芯片接合至硅光子器件之后加工直接 带隙芯片的方法。提供了具有基台和芯片的复合器件。基台具有凹部，并且芯片被接合在凹 部中。对复合器件施加掩模以限定芯片的待蚀刻区域。在芯片接合至基台之后蚀刻芯片的 待蚀刻区域(从而在芯片被接合在基台的凹部中的情况下蚀刻芯片）。在一些实施方案中， 在芯片被接合至基台的情况下在芯片上蚀刻出波导。
[0010] 在一些实施方案中，公开了在直接带隙芯片接合至硅光子器件之后加工直接带隙 芯片的另一方法。利用目标将第一掩模对准以在基台上限定蚀刻区域。在基台中蚀刻出由 蚀刻区域限定的凹部。芯片被接合在基台的凹部中。利用目标将第二掩模对准以在芯片上 限定特征区域。芯片被加工(例如，蚀刻）以在芯片上形成特征。
[0011] 在一些实施方案中，公开了一种具有接触层坝的器件。接触层坝用于产生复合器 件。具有接触层的器件包括基台、芯片和接触层，其中芯片被接合在基台的凹部中。接触层 包括在接触层的第一侧上的第一凹进;第一凹进包括第一部分和第二部分;第一凹进的第 一部分比第一凹进的第二部分宽;第一凹进的第一部分比第一凹进的第二部分更靠近接触 层的中心;接触层包括在接触层的第二侧上的第二凹进;第二凹进包括第一部分和第二部 分;第二凹进的第一部分比第二凹进的第二部分宽；并且第二凹进的第一部分比第二凹进 的第二部分更靠近接触层的中心。
[0012] 在一些实施方案中，公开了一种具有基座的光子器件。光子器件包括基底层、器件 层、第一基座和第二基座。公开了一种接触层坝。接触层坝被用于产生复合器件。器件层在 基底层之上；器件层包括形成器件层中的开口的多个壁，使得基底层的一部分通过器件层 露出并且形成光子器件中的凹部。器件层包括沿光学路径的一部分延伸的波导；波导在所 述多个壁中的在凹部的一侧处的第一壁处具有第一端;波导在所述多个壁中的在凹部的另 一侧处的第二壁处具有第二端。第一基座从基底层的底部沿着垂直于底部的方向朝器件层 延伸;并且第一基座在光学路径下方，并且与第二壁相比更靠近第一壁。第二基座从基底层 的底部沿着垂直于底部的方向朝器件层延伸；并且第二基座在光学路径下方，并且与第一 壁相比更靠近第二壁。
[0013] 根据下文中提供的详细描述，本公开内容的另外的适用领域将变得明显。应当理 解，虽然指出了各种实施方案，但是详细描述和具体实施例旨在仅用于说明的目的，并且不 旨在必然限制本公开内容的范围。
【附图说明】
[0014] 图IA和图IB是基台的实施方案的简化截面侧视图。
[0015]图2A和图2B是形成在基台中的开口的实施方案的简化视图。
[0016]图3A、图3B和图3C是形成在基台的开口中的基座的实施方案的简化视图。
[0017] 图4和图5是位于在基台中形成的凹部的底部上的接触层的实施方案的简化视图。
[0018] 图6A和图6B是芯片接合在基台的凹部中以形成复合器件的实施方案的简化截面 侧视图。
[0019] 图7是在芯片的衬底被去除之后的复合器件的实施方案的简化截面侧视图。
[0020]图8是在芯片上布置接触金属之后的复合器件的实施方案的简化截面侧视图。
[0021 ]图9是在复合器件上沉积有第一材料的复合器件的实施方案的简化截面侧视图。 [0022]图10是在形成在第一材料中的沟槽中具有光致抗蚀剂的复合器件的实施方案的 简化截面侧视图。
[0023]图11是去除过量的第一材料的复合器件的实施方案的简化截面侧视图。
[0024] 图12A是在蚀刻基台与芯片之间的间隙中的第一材料之前将光致抗蚀剂施加至复 合器件的实施方案的简化侧视图。
[0025] 图12B是在蚀刻基台与芯片之间的间隙中的第一材料之前掩模位置的实施方案的 简化顶视图。
[0026] 图13是在从基台与芯片之间的间隙中部分地去除第一材料之后的复合器件的实 施方案的简化侧视图。
[0027] 图14A是在复合器件上沉积有第二材料的复合器件的实施方案的简化截面侧视 图。
[0028] 图14B是去除了过量的第二材料的复合器件的实施方案的简化截面侧视图。
[0029] 图15是在从基台与芯片之间的间隙中部分地去除第二材料之后的复合器件的实 施方案的简化截面侧视图。
[0030]图16是在复合器件上沉积有第三材料的复合器件的实施方案的简化截面侧视图。
[0031] 图17A至图17C是用于形成芯片上的波导的实施方案的层的简化顶视图。
[0032] 图18是形成在芯片中的波导的实施方案的光传播方向简化截面视图。
[0033] 图19是覆盖有第四材料的复合器件的实施方案的简化截面侧视图。
[0034] 图20和图21是用于将电接触部连接至芯片的实施方案的简化视图。
[0035] 图22是用于产生复合器件的工艺的实施方案的流程图。
[0036] 图23是用于产生复合器件的工艺的实施方案的另一流程图。
[0037]图24A是用于在芯片接合至基台之后对芯片进行加工的工艺的实施方案的流程 图。
[0038]图24B是用于在芯片接合至基台之后