降低晶体管装置中不想要的电容耦合的制作方法
【专利摘要】一种晶体管装置，包括：由半导体沟道连接的源极和漏极导体；以及通过栅极电介质电容耦合到所述半导体沟道的栅极导体；其中所述栅极导体包含与所述源极和漏极导体中的至少一个的至少一部分重叠的至少一个部分；并且所述晶体管装置还包括插在所述源极和漏极导体中的所述至少一个的至少一部分和所述栅极导体的所述至少一个重叠部分之间的图案化的绝缘体以使所述源极和漏极导体中的所述至少一个与所述栅极导体之间的电容耦合降低了多于所述半导体沟道和所述栅极导体之间的电容耦合的任何降低。
【专利说明】降低晶体管装置中不想要的电容耦合
[0001]可能不想要晶体管装置的栅极导体和源极和/或漏极导体之间的电容耦合。
[0002]—种降低这种耦合的方式是增加栅极电介质层的厚度，装置中栅极导体通过该栅极电介质层电容耦合到半导体沟道，其中栅极电介质也在源极/漏极导体之上延伸。
[0003]本申请的发明人已经认识到开发新的方式来降低栅极导体和源极和/或漏极导体之间的电容耦合的挑战。
[0004]在此提供了一种晶体管装置，所述晶体管装置包括:由半导体沟道连接的源极和漏极导体；以及通过栅极电介质电容耦合到半导体沟道的栅极导体;其中栅极导体包含与所述源极和漏极导体中的至少一个的至少一部分重叠的至少一个部分；以及还包含插在所述源极和漏极导体中的所述至少一个的至少一部分和所述栅极导体的所述至少一个重叠部分之间的图案化的绝缘体，来降低所述源极和漏极导体中的所述至少一个和栅极导体之间的电容耦合，这个降低多于半导体沟道和栅极导体之间的电容耦合中的任何降低。
[0005]根据一个实施例，图案化的绝缘体插在所述源极和漏极导体中的所述至少一个和所述栅极电介质之间。
[0006]根据一个实施例，图案化的绝缘体插在所述源极和漏极导体中的所述至少一个的所述至少一部分和提供所述半导体沟道的半导体层之间。
[0007]还提供了一种晶体管阵列，所述晶体管阵列包含如上描述的多个晶体管装置，其中由图案化的导体层来限定多个晶体管装置的源极和漏极导体，由半导体层来提供多个晶体管装置的半导体沟道，由栅极电介质层来提供多个晶体管装置的栅极电介质，以及由另外的图案化的导体层来提供多个晶体管装置的栅极导体。
[0008]根据一个实施例，图案化的绝缘体被选择性地提供在相对远离漏极导体的至少源极导体的一个或多个部分之上。
[0009]在此还提供了一种形成晶体管装置的方法，所述方法包括:在衬底上沉积导体层；在第一导体层之上沉积绝缘体层；使绝缘体层图案化以限定用于图案化第一导体层的掩模;使用所述掩模使第一导体层图案化以限定源极和漏极导体;在源极和漏极导体中的至少一个的至少一部分上保留图案化的绝缘层的至少一部分;在衬底之上形成半导体层以形成连接源极和漏极导体的半导体沟道；在半导体层和图案化的绝缘层之上形成栅极电介质；以及在栅极电介质之上形成与半导体沟道电容耦合的栅极导体。
[0010]根据一个实施例，绝缘层的图案化包含在绝缘层中创建厚度剖面(thicknessprofile)，根据该厚度剖面，绝缘体层的厚度朝向所述源极和漏极导体中的至少一个的至少邻近边缘降低；以及还包含在使导体层图案化后去除图案化的绝缘体层的表面部分以露出所述源极和漏极导体中的至少一个的边缘部分的上表面。
[0011 ]根据一个实施例，该方法还包括从彼此最接近的源极和漏极导体的一个或多个部分完全去除图案化的绝缘层，但是保留相对远离漏极导体的至少源极导体的一个或多个部分上的图案化的绝缘层。
[0012]下面仅通过非限制示例结合附图描述了根据本发明实施例的技术的一个示例，其中:
[0013]图1是显示包含了用于降低薄膜晶体管的栅极导体与源极导体和漏极导体两者之间的电容耦合的技术的示例及其生产方法的示例的装置的示意性截面图；
[0014]图2是图1的源极/漏极导体和上面栅极导体的示意性平面图；
[0015]图3是显示出图2示出那种的晶体管的阵列的示例的示意性平面图；
[0016]图4是显示包含了用于降低薄膜晶体管的栅极导体和源极导体之间的电容耦合的技术的第二示例的装置的示意性截面图。
[0017]针对晶体管的示例在下面描述了根据本发明的技术的示例，所述晶体管具有交叉源极/漏极导体，源极/漏极导体具有图2示出的那种线性指结构，但是相同的技术也可以用于具有不同源极/漏极导体架构(诸如源极导体完全围绕漏极导体延伸)的晶体管。
[0018]图1和图2仅示出一个晶体管;但是这个技术也适用于包含大量晶体管的晶体管阵列，诸如，包含超过一百万个像素且每个像素由对应晶体管控制的典型像素化显示装置。
[0019]通过例如气相沉积技术(例如，溅射)在衬底2上形成连续的第一导体层4。在第一导体层4之上形成基本上均匀厚度的连续绝缘光致抗蚀剂材料层6a。根据光刻技术来将光致抗蚀剂层6a图案化，所述光刻技术包含使用掩模辐照其中选择的部分并改变这些部分在显影剂溶剂中的溶解性，并然后通过在显影剂溶剂浴中浸渍光致抗蚀剂层来显影潜像。光致抗蚀剂材料可以是负光致抗蚀剂材料或正光致抗蚀剂材料。以如下方式执行光刻步骤:光致抗蚀剂层的剩余部分(显影后)表现出厚度剖面，根据该厚度剖面，剩余光致抗蚀剂部分6b的厚度朝其边缘降低，如在图1中示意性示出的。例如可以通过控制曝光/辐照条件来获得需要的厚度剖面，并且可以在显影后通过等离子体蚀刻来更改厚度剖面。
[0020]然后使得到的结构受到蚀刻以去除光致抗蚀剂图案6b暴露的第一导体层4的那些部分，并由此限定出源极和漏极导体4a、4b。
[0021]在这个示例中，在导体蚀刻后和/或前，光致抗蚀剂材料的剩余部分(显影后)受到等离子体灰化工艺，通过等离子体灰化工艺去除了每个光致抗蚀剂剩余部分6b的表面部分以选择性暴露源极/漏极导体4a、4b的边缘部分的上表面(采用通过光刻图案化在剩余光致抗蚀剂部分6b中创建的厚度剖面)。通过例如等离子体灰化而暴露的源极/漏极导体的上表面区域的增加，可以改善电荷载流子从源极/漏极导体向半导体沟道的注入，同时仍然获得源极/漏极导体和栅极导体之间的电容耦合的一些有利降低。如下面更加详细描述的，甚至当从源极和/或漏极导体的一些部分完全去除光致抗蚀剂时，也可以获得源极/漏极导体和栅极导体之间电容耦合的一些有利降低。
[0022]在得到的结构之上沉积半导体材料8来形成源极和漏极导体4a、4b之间的半导体沟道。半导体材料8被沉积为厚度小于源极/漏极导体和剩余光致抗蚀剂部分6c(在显影和等离子体灰化后)的组合厚度。在这个示例中，根据可以获得半导体沟道在横跨和沿着半导体沟道8a具有良好的厚度均匀性的工艺来沉积半导体材料8，而不管由剩余光致抗蚀剂部分6c创建的相对粗糙的形貌剖面。优选的沉积技术的示例包括狭缝涂布(siit coating)、喷墨打印和柔性版印刷(f lexographic pringting)。对于下面讨论的晶体管阵列的示例，可以将半导体层8图案化为例如更好地阻止例如(i)相邻晶体管的漏极导体之间、(ii)晶体管的漏极导体和与这个晶体管不相关的源极导体之间经由半导体的泄露电流。
[0023]然后根据诸如气相沉积、狭缝涂布或柔性版印刷的技术在得到的结构之上沉积一个或多个栅极电介质材料10，通过该技术，得到的结构的上表面的形貌剖面至少在一定程度上反映出下面结构的形貌剖面。
[0024]根据诸如溅射的基本上共形沉积技术在得到的结构之上沉积另外的导体材料，并通过例如激光消融或光刻法对该导体材料图案化以限定与半导体沟道以及源极/漏极导体4a、4b两者的整个区域重叠的栅极导体12。
[0025]在源极/漏极导体4a、4b上保留的光致抗蚀剂部分6c导致了栅极导体12和源极/漏极导体4a、4b之间电容耦合的降低，并且不会显著降低栅极导体12和半导体沟道8a之间的电容耦合。
[0026]栅极导体12和漏极导体4a之间电容耦合的降低对于降低栅极导体12处电压改变对漏极导体4a处的电压的影响可能是需要的(诸如，当使栅极导体12在“关”和“开”电压之间切换以使半导体沟道8a在低和高导电状态切换时)。栅极导体12处的这种电压改变对于诸如包含一些有机半导体作为半导体沟道的一些晶体管来说可能是巨大的。
[0027]对于包含晶体管阵列的装置，每个漏极导体4a和栅极导体12之间绝缘体厚度的增加还用于根据栅极导体12处电压改变对漏极导体4a处电压的影响大小来降低横跨晶体管阵列的变化。当这种晶体管阵列的晶体管用于控制显示装置的光学介质的对应像素部分时，这个变化的降低可以引起横跨像素阵列的光输出特性均匀性的增加。
[0028]如上面提到的，获得了这种降低漏极导体4a和栅极导体12之间的电容耦合的技术，而不会显著降低栅极导体12和半导体沟道8a之间需要的电容耦合。
[0029]源极/漏极导体4a、4b和栅极导体12之间绝缘体材料厚度的增加还用于降低电短路的风险，电短路由在沉积栅极电介质层10时产生的缺陷(例如栅极电介质层10内局部的厚度降低的区)和/或在操作装置期间产生的缺陷(诸如栅极电介质10的局部击穿)所导致的。
[0030]源极导体4b和栅极导体12之间电容耦合的降低对于降低栅极导体12处电压改变对源极导体4b处电压的影响也可能是需要的(诸如，当使栅极导体在“关”和“开”电压之间切换以使半导体沟道在低和高导电状态切换时)。如前面提到的，栅极导体12处的这种电压改变对于诸如包含一些有机半导体作为半导体沟道的一些晶体管来说可能是巨大的。栅极导体电压改变对源极导体处电压的可预期影响可以通过用于驱动晶体管阵列中的源极导体的一个或多个源极驱动芯片(未示出)来补偿，但是这种补偿会导致效率损失并增加功耗。降低由降低源极导体4a和栅极导体12之间的电容耦合所需要的补偿程度可以减少效率损失并减少功耗。
[0031]对于二维晶体管阵列的示例(诸如在图3中示出的示例)，图案化的第一导体层限定了源极导体的阵列，每个源极导体为对应行的晶体管提供源极电极并且连接到一个或多个源极驱动芯片的对应端;并且图案化的上导体层限定了栅极导体的阵列，每个栅极导体为对应列的晶体管提供栅极电极。每个源极导体包含寻址部分4c，寻址部分4c不与任何漏极导体相邻并且相对远离任何相邻的漏极导体，但是用作为紧邻对应行的晶体管的漏极导体的源极导体的各部分和晶体管阵列的一个或多个边缘处的一个或多个源极驱动芯片的对应端之间创建导电连接。类似的，每个栅极导体包含寻址部分，寻址部分不与对应列的晶体管的源极和漏极导体之间的半导体沟道8a重叠，但是用作为不与半导体沟道重叠的栅极导体的各部分和晶体管阵列的一个或多个边缘处的一个或多个栅极驱动芯片的对应端之间创建导电连接。源极和栅极导体的这些寻址部分也会在某些位置重叠，并且也在源极导体的寻址部分上保留的绝缘光致抗蚀剂材料降低了源极和栅极导体的这些寻址部分之间电短路的风险。
[0032]源极导体(和漏极导体)可以包含相对远离半导体沟道(彼此最接近的源极和漏极导体的各部分之间)的部分，但是仍然可以与上面的栅极导体重叠。示例包括例如晶体管阵列中的源极导体的上面提到的(一个或多个)寻址部分4c的各部分。如果这些相对远离的部分被设计成相比于彼此最接近的源极和漏极导体的部分(如图2和图3中的交叉指)具有相对大的宽度(以使得这些部分中心到其最接近边缘的最短距离相对大些)，那么这有利于光致抗蚀剂保留在这些相对远离的部分上，而从彼此最接近的源极和漏极导体的部分完全去除抗蚀剂。这对电荷载流子更好地从源极/漏极导体注入到半导体沟道是有利的，而仍然获得源极和/或漏极导体和重叠栅极导体之间的电容的有利降低。图4中示意性示出了这个源极导体的寻址部分4c的示例，源极导体的寻址部分4c比最接近漏极导体的源极导体部分具有更大的宽度。
[0033]第一导体层可以本身具有多层结构，该多层结构包含例如因为其良好导电性而选择的材料层和因为其良好电荷注入性质而选择的材料层。第二导体层也可以具有多层结构，该多层结构包含例如因为其对下面栅极电介质具有良好粘附性而选择的材料层和因为其良好导电性而选择的材料层。
[0034]半导体层和/或栅极电介质层也可以包含一种或多种材料和/或一个或多个子层。
[0035]在用于像素化的显示装置的晶体管阵列的示例的情况中，在限定栅极导体的图案化的第二导体层之上形成另外的绝缘层;至少在另外的绝缘层、栅极电介质层、半导体层和光致抗蚀剂层中限定向下到每个漏极导体的漏极衬垫部分4d的通孔；以及在这些通孔中和另外的绝缘层之上沉积附加的导体材料，并随后使该附加的导电材料图案化以限定其中每个导电连接到对应漏极导体的像素导体的阵列。
[0036]在一个示例中，装置还包含像素导体层和栅极导体层之间的绝缘体和导体层。例如，装置可以包含屏蔽导体层，该屏蔽导体层与像素导体的整个组合区域和像素导体之间的整个组合区域重叠，除了在屏蔽层中限定以容纳像素导体和漏极导体之间的层间连接的通孔。这种屏蔽层会用作降低上面像素导体和例如栅极导体的下面导体之间不期望的电容锂A
柄口 O
[0037]限定源极、漏极和栅极导体的导体层也可以限定另外的传导元件。例如，限定栅极线12的导体层也可以限定公共电压线(COM线)。
[0038]操作这个示例的装置的一种方法的示例包括:依序在“开”电压处(而所有其它栅极导体处于“关”电压处)驱动栅极导体，“开”电压增加了对应列的晶体管的半导体沟道的导电性；以及对源极导体施加对应电压以在与“开”栅极导体相关联的晶体管的漏极导体(并且也就是像素电极)处获得需要的电势。每个晶体管与源极和栅极导体的对应唯一组合相关联，并由此可以独立于阵列中的所有其它晶体管而控制任何晶体管的漏极导体处的电势。
[0039]上面描述的示例包含在源极和漏极导体4a、4b上保留用作掩模来图案化源极和漏极导体的光致抗蚀剂材料部分。一个可替换的技术的示例包括在完成源极和漏极导体的图案化后从源极和漏极导体之上去除所有的光致抗蚀剂材料6，并代替沉积比光致抗蚀剂材料具有更好绝缘性质的附加材料的连续层，并接着使附加的绝缘材料图案化以获得与如上描述的在显影和等离子体灰化后的光致抗蚀剂材料6c相同种类的图案。这个可替换的示例需要在图案化附加的绝缘层工艺期间精确对准图案化的源极/漏极导体4a、4b、4c、4d，但是具有能够使用比光致抗蚀剂材料具有更好绝缘性质的绝缘体材料的优势。
[0040]附图示意性显示出架构的示例，在该架构中，源极导体的寻址部分4c在与最接近漏极导体的源极导体的交叉指部分基本上平行的方向上延伸;但是上面描述的技术也适用于其它架构，诸如，其中源极导体的寻址部分在与源极导体的交叉指部分基本上垂直的方向上延伸。
[0041]除了上面明确提到的修改外，对本领域技术人员显而易见的是，可以在本发明的范围内对所描述的实施例做出各种其它修改。
[0042]在此
【申请人】以分离形式公开了本文描述的每个单独特征和两个或多个这些特征的任意组合，在一定程度上，以本领域技术人员的普通常识来看，在本说明书作为整体的基础之上能够执行这些特征或组合，无论这些特征或特征组合是否解决了本文提到的任何问题，并且不对权利要求的范围进行限制。
【申请人】说明的是，本发明的各个方面可以包括任一这些单独特征或特征组合。
【主权项】
1.一种晶体管装置，包括:由半导体沟道连接的源极和漏极导体；以及通过栅极电介质电容耦合到所述半导体沟道的栅极导体;其中所述栅极导体包含与所述源极和漏极导体中的至少一个的至少一部分重叠的至少一个部分;并且所述晶体管装置还包括插在所述源极和漏极导体中的所述至少一个的至少一部分和所述栅极导体的所述至少一个重叠部分之间的图案化的绝缘体以使所述源极和漏极导体的所述至少一个与所述栅极导体之间的电容耦合的降低多于所述半导体沟道和所述栅极导体之间的电容耦合的任何降低。2.根据权利要求1所述的装置，其中所述图案化的绝缘体插在所述源极和漏极导体的所述至少一个和所述栅极电介质之间。3.根据权利要求2所述的装置，其中所述图案化的绝缘体插在所述源极和漏极导体的所述至少一个的所述至少一部分和提供所述半导体沟道的半导体层之间。4.一种晶体管阵列，包括多个根据权利要求1-3任一项的晶体管装置，其中由图案化的导体层限定所述多个晶体管装置的源极和漏极导体，由半导体层提供所述多个晶体管装置的半导体沟道，由栅极电介质层提供所述多个晶体管装置的栅极电介质，以及由另外的图案化的导体层提供所述多个晶体管装置的栅极导体。5.根据前述任一权利要求所述的晶体管装置或阵列，其中所述图案化的绝缘体选择性地提供在相对远离所述漏极导体的至少源极导体的一个或多个部分之上。6.一种形成晶体管装置的方法，所述方法包括:在衬底上沉积导体层;在第一导体层之上沉积绝缘体层;使所述绝缘体层图案化以限定用于使所述第一导体层图案化的掩模;使用所述掩模使所述第一导体层图案化来限定源极和漏极导体;保留源极和漏极导体中的所述至少一个的至少一部分上的图案化的绝缘层的至少一部分;在衬底之上形成半导体层以形成连接所述源极和漏极导体的半导体沟道;在所述半导体层和所述图案化的绝缘层之上形成栅极电介质；以及在所述栅极电介质之上形成与所述半导体沟道电容耦合的栅极导体。7.根据权利要求6所述的方法，其中所述绝缘层的图案化包括在所述绝缘层中创建厚度剖面，根据该厚度剖面，绝缘体层的厚度朝向所述源极和漏极导体的所述至少一个的至少邻近边缘降低；以及还包括在使所述导体层图案化后去除所述图案化的绝缘体层的表面部分，以暴露所述源极和漏极导体的所述至少一个的边缘部分的上表面。8.根据权利要求6或权利要求7所述的方法，包括从彼此最接近的所述源极和漏极导体的一个或多个部分完全去除所述图案化的绝缘层，同时保留相对远离所述漏极导体的至少源极导体的一个或多个部分上的所述图案化的绝缘层。
【文档编号】H01L51/05GK105874625SQ201480067539
【公开日】2016年8月17日
【申请日】2014年12月9日
【发明人】J·琼曼
【申请人】弗莱克因艾伯勒有限公司