Dc-dc转换器的制作方法

专利名称：Dc-dc转换器的制作方法
技术领域：
本发明涉及DC — DC转换器，特别涉及在主开关元件上使用N型 FET的DC—DC转换器。
背景技术：
作为开关稳压器(Switching Regulator)方式的DC—DC转换器的效 率改善方法之一，被公知的是在主开关元件上使用N型FET。与在主开关 元件上使用P型FET相比，如果是同一尺寸能使导通电阻减少到大约 42%，对DC—DC转换器的效率改善是有很大贡献的。可是，在DC—DC转换器的主开关元件上使用N型FET时、作为N 型FET的栅极驱动电压需要比向源极端子的输入电压更高的电压。作为生 成这样高的栅极驱动电压的方法， 一般是使用利用了同步整流电路FET的 电荷泵电路。图15是表示使用现有技术的电荷泵电路的DC—DC转换器100结构 的电路图。DC—DC转换器IOO被内置在电子设备(例如，笔记本电脑) 中，转换从未图示电池输出的电源输入电压Vin，输出用于使CPU和其周 边设备工作的输出电压Vout。DC—DC转换器100由形成在一片半导体集成电路上的控制部102和 多个外部元件构成。向主NMOS晶体管FET1的栅极端子供给控制部102的第一驱动信^ DLH1，向主NMOS晶体管FET1的漏极端子供给电源输入电压Vin。主 NMOS晶体管FET1的源极端子被连接在同步整流NMOS晶体管FET2的 漏极端子上。在同步整流NMOS晶体管FET2的栅极端子上输入控制部 102的第二驱动信号DL1，同步整流NMOS晶体管FET2的源极端子被连 接在地电位上。
另外，主NMOS晶体管FET1的源极端子通过扼流圈Ll连接在输出 端子103上。输出端子103通过滤波用电容器C1连接在地电位上。控制部102具有分压电阻R1， R2;误差放大器ERA1;三角波振荡 器0SC1; PWM比较器PWM1;驱动器DVH1， DVL1;通过输出第一驱 动电压DH1和第二驱动电压DL1，来控制主NMOS晶体管FET1和同歩 整流NMOS晶体管FET2。在控制部102中，输出电压Vout由分压电阻Rl、 R2分压，其分压电 压被输入到误差放大器ERA1的反相输入端子。向误差放大器ERA1的同 相输入端子输入基准电压el。误差放大器ERA1比较根据输出电压Vout 的分压电压和基准电压el，输出使其电压差放大的输出信号V叩1。图16是表示控制部102的工作波形的时序图。在控制部102中，当根据输出电压Vout的分压电压(分压电阻Rl、 R2的分压电压)和基准电压el的电压差大时误差放大器ERA1的输出信 号Vopl的电压的变动变大，当分压电压和基准电压el的电压差小时变动 变小。当和误差放大器ERA1的输出信号Vopl相比三角波信号较低时， PWM比较器PWM1使输出信号Ql为高电平，当和输出信号Vopl相比二 角波信号较高时，使Ql为低电平。因而，当误差放大器ERA1的输出信 号Vopl的电压上升时，PWM比较器PWM1的输出脉冲宽度(输出信号 Ql为高电平的脉冲宽度)变长。该PWM比较器PWM1的输出信号Ql通过驱动器DVH1作为第 一驱 动电压DH1输入到主NMOS晶体管FET1的栅极端子上。因此，当PWM 比较器PWM1的输出脉冲宽度变长时，主NMOS晶体管FET1的导通时 间变长，相反，当PWM比较器PWM1输出脉冲宽度变短时，主NM()S 晶体管FET1的导通时间变短。在DC—DC转换器100中，通过PWM比较器PWM1的输出信号Q] 控制主NMOS晶体管FET1的导通以及截止，以使输出电压Vout成为根 据基准电压el以及分压电阻R1、 R2而设定的恒定电压。另外，PWM比较器PWM1输出相对于输出信号Ql逻辑电平反相的
输出信号XQ1。总之，各输出信号Ql、 XQl作为互相补充的脉冲信号被PWM比较器PWMl输出。PWM比较器PWMl的输出信号XQl通过驱动 器DVL1作为第二驱动信号DL1输入到同步整流NMOS晶体管FET2的栅 极端子上。因此，在主NMOS晶体管FET1导通时同步整流NMOS晶体管FET2 截止，在主NMOS晶体管FET1截止时同步整流NMOS晶体管FET2导 通。即，主NMOS晶体管FET1和同步整流NMOS晶体管FET2轮番被由 控制部102输出的第一驱动电压DH1和第二驱动信号DL1导通。根据主NMOS晶体管FET1的开关动作，主NMOS晶体管FET1的输 出电流被扼流圈LI和滤波用电容器CI滤波。在这里，当主NMOS晶体 管FET1导通时，通过主NMOS晶体管FET1向由扼流圈LI和滤波用电容 器CI构成的滤波电路供给电源输入电压Vin。当主NMOS晶体管FET1 截止时，向输出端子103 —侧释放出在主NMOS晶体管FET1导通时在扼 流圈L1中蓄积的电磁能。输出端子103的输出电压Vout由下式表示。Vout=Vin X Ton/(Ton+Toff) 在此，Ton是主NMOS晶体管FET1导通的期间，Toff是主NMOS晶体管 FETl截止的期间。因而，即使由于电池的消耗或电子设备的使用环境等而导致电源输入 电压Vin发生变动，通过控制输出信号Ql的工作周期，能进行补偿以使 输出电压Vout保持在恒定电压上。由于在DC—DC转换器100的主NMOS晶体管FET1上使用N型的 FET，所以作为用于驱动主NMOS晶体管FET1的第一驱动电压DH1需要 比电源输入电压Vin更高的电压。因此，在DC—DC转换器中，利片J主 NMOS晶体管FET1导通/截止时其源极电位在电源输入电压Vin间的振 动，由电荷泵生成主NMOS晶体管FET1栅极端子的驱动电压。PWM比较器PWMl的输出信号Ql通过驱动器DVH1作为第一驱动 电压DH1输入到主NMOS晶体管FET1的栅极端子，输出信号XQl通过 驱动器DVL1作为第二驱动信号DL1输入到同步整流NMOS晶体管的栅极端子。由二极管Dl和电容器C2构成的串联电路并联连接在主NMOS晶体 管FET1的源极、漏极之间。在这里二极管Dl的阴极被连接在电容器C2 上，其连接部被连接在驱动器DVH1的电源端子上。在该DC—DC转换器100上，当主NMOS晶体管FET1截止且同歩整 流NMOS晶体管FET2导通时，主NMOS晶体管FET1的源极电位为地电 位。此时电流通过二极管Dl流入电容器C2，电容器C2被充电直到其电 压与电源输入电压Vin相等。接着，当主NMOS晶体管FETl转变为导通，同步整流NMOS晶体管 FET2转变为截止时，主NMOS晶体管FET1的源极电位上升，由电容器 C2电容耦合的端子BOOST的电位上升到电源输入电压Vin以上。由于通 过其电源端子被连接到端子BOOST的驱动器DVH1，在主NMOS晶体管 FET1的栅极端子上施加电源输入电压Vin以上的电压，所以主NMOS晶 体管FET1能完全导通。这时，二极管Dl能防止电压比电源输入电压Vin更高的电容器C2的 电荷反向流入电源输入电压Vin。另外，作为二极管Dl —般使用正向rli 动势Vf比通常的二极管小的肖特基二极管。另外，使用该DC—DC转换器技术在专利文献1和专利文献2中被公开。专利文献1:日本专利文献特开2004_ 173460号公报 专利文献2:日本专利文献特开平7—222439号公报发明内容但是，由于在二极管Dl上在电容器C2充电时产生正向电动势vr大 小的消耗功率，所以存在DC—DC转换器的效率下降的问题。另外，向电 容器C2充电的电位仅下降正向电动势Vf大小也是个问题。另外还有，当 考虑使二极管Dl组合入一片半导体装置的控制电路一侧时，存在如下问 题，即为了制造肖特基二极管会使现有的工序变得复杂。本发明是鉴于所述背景技术而完成的，其目的在于提供一种转换效率 好、不需要外部二极管的DC—DC转换器。其解决办法是提供一种DC—DC转换器，所述DC—DC转换器的特征 在于，包括主NMOS晶体管，形成主开关元件；驱动器，驱动所述主 NMOS晶体管的栅极端子；第一电容，连接在所述主NMOS晶体管的源 极端子和所述驱动器的电源端子之间；第一开关元件，连接在到达输入电 源的路径和所述驱动器的电源端子之间；其中，所述第一开关元件当所述 主NMOS晶体管导通时被截止，当所述主NMOS晶体管截止时被导通。在本发明的DC—DC转换器中，当主NMOS晶体管截止时第一开关 元件被导通能使第一电容充电，当主NMOS晶体管导通时第一开关元件被 截止，能防止从第一电容向输入电源一侧的反向电流。通过使用第一开关元件，与使用肖特基二极管的情况相比，由于能减 小正向电动势，所以能够减少由正向电动势引起的功率损失，并能抑制对 电容的充电电压的下降。并且，与在LSI上内置肖特基二极管的情况相比 能更容易被内置。在此，主NMOS晶体管的源极端子表示和输入电源连接的相反一侧的 端子，也表示除第一电容之外还连接了扼流圈等一侧的端子。根据本发明，能提供一种转换效率好、不需要外部二极管的DC —DC 转换器。


图1是表示第一实施方式中该DC—DC转换器结构的电路图； 图2是表示FET1 FET3时序的时序图； 图3是表示与各个FET的状态相应的电路动作的示意图； 图4是表示与各个FET的状态相应的电路动作的示意图； 图5是表示第二实施方式中DC—DC转换器结构的电路图； 图6是表示第三实施方式中DC—DC转换器结构的电路图； 图7是表示与各个FET的状态相应的电路动作的示意图； 图8是表示与各个FET的状态相应的电路动作的示意图； 图9是表示FET1的栅极电压生成的示意图IO是表示第四实施方式中该DC — DC转换器结构的电路图； 图ll是表示与各个FET的状态相应的电路动作的示意图； 图12是表示与各个FET的状态相应的电路动作的示意图； 图13是表示与各个FET的状态相应的电路动作的示意图； 图14是表示与各个FET的状态相应的电路动作的示意图； 图15是表示现有技术的DC—DC转换器结构的电路图； 图16是表示DC—DC转换器控制部的工作波形的时序图。
具体实施方式
下面，参照基于图1 图14的附图详细说明本发明的放大器的具体实 施方式。(第一实施方式)图1示出了在第一实施方式中该DC—DC转换器1的电路图。DC — DC转换器1包括内置在一片半导体装置中的控制部2、主NMOS晶体 管FET1、同步整流NMOS晶体管FET2、滤波用电容器C1、电容器C2、 扼流圈L1。控制部2具有分压电阻R1， R2;误差放大器ERA1;三角波振荡器OSC1; PWM比较器PWM1;驱动器DVH1， DVL1， DLV1;降压稳压器 REG1。所述控制部2控制主NMOS晶体管FET1以及同步整流NMOS晶 体管FET2。由于其中PWM比较器PWM1输出输出信号Ql、 XQ1的动作 以及连接与DC—DC转换器100相同，所以省略其详细说明。电容器C2的一端连接在主开关NMOS晶体管FET1的源极上。另 外，电容器C2的另一端连接在控制部2的端子BOOST上。驱动器DVH1 的电源端子和NMOS晶体管FET3的一个源极/漏极端子连接在端子 BOOST上。另外，在NMOS晶体管FET3的一个源极/漏极端子上通过驱 动器DLV1连接有输出信号XQ1 。另外，在NMOS晶体管FET3的另一个 源极/漏极端子上连接有背栅(back gate)端子，且还被连接在降压稳压器 REG1的输出上。由于在另一个源极/漏极端子上连接有背栅端子而在一个 源极、漏极和背栅之间产生了寄生二极管，该寄生二极管连接在朝向与使
电容器C2充电方向相同的方向。因此，即使端子BOOST的电位比降压稳 压器的输出即电压VG大也能防止反向电流。降压稳压器REG1由线性稳压器构成，在降压稳压器REG1中输出比 电源输入电压Vin低的电压。因此，即使驱动器DLV1的输出是与电源输 入电压Vin相同电位的高电平，也能可靠地使NMOS晶体管FET3导通， 并向端子BOOST传递降压稳压器REG1的电位。下面，参照图2 图4对DC—DC转换器1的动作进行说明。图2是 表示主NMOS晶体管FET1、同步整流NMOS晶体管FET2以及NMOS晶 体管FET3时序的时序图，图3以及图4是表示与主NMOS晶体管 FET1、同步整流NMOS晶体管FET2以及NMOS晶体管FET3的状态相 应的电路动作的示意图。如图2所示，NMOS晶体管FET3的栅极电压VG3被控制为与主 NMOS晶体管FET1的栅极电压VG1反相，与同歩整流NMOS晶体管 FET2的栅极电压VG2同相。在图3中，当PWM比较器PWM1的输出信号Ql是低电平、输出信 号XQ1是高电平时，为主NMOS晶体管FET1截止、同步整流NMOS晶 体管FET2导通、NMOS晶体管FET3导通的状态。因此，由于电容器C2 的一个端子连接在NMOS晶体管FET3的电压VG上，另一个端子通过同 步整流NMOS晶体管FET2连接在地电位上，所以电容器C2的两端被充 电至电压VG的电位。在NMOS晶体管FET3导通的情况下，由于导通Fh 阻几乎没有，所以在NMOS晶体管FET3上消耗的电流几乎为0。接着，当PWM比较器PWM1的输出信号Ql变化为高电平、输出信 号XQ1变化为低电平时，为主NMOS晶体管FET1导通、同歩整流 NMOS晶体管FET2截止、NMOS晶体管FET3截止的状态。于是，端-了-LX的电位上升到电源输入电压Vin，通过电容器C2的电容耦合，端子 BOOST的电位上升到电源输入电压Vin+电压VG的电位。因此，通过驱 动器DVH1，由于电源输入电压Vin+电压VG的电压施加在主NMOS晶 体管FET1的栅极端子上，所以主NMOS晶体管FET1可靠地导通动作。根据以上动作，在通过NMOS晶体管FET3向电容器C2充电的情况 下，在NMOS晶体管FET3上几乎不产生消耗功率。因此，能实现效率 好、不需要外部二极管的DC—DC转换器。 (第二实施方式)下面，参照图5对在第二实施方式中该DC—DC转换器1A进行说 明。图5是表示在第二实施方式中该DC—DC转换器1A结构的电路图。 不同之处仅在于使PMOS晶体管FET3A代替第一实施方式中DC —DC 转换器1上的NMOS晶体管FET3、使反相器NOT1代替前一阶段的驱动 器DLV1、省略降压稳压器REG1。因而，只针对不同的部分进行详细说 明，而简化或省略其他部分的说明。电压VG连接在电源输入电压Vin上，还被连接在PMOS晶体管 FET3A的一个源极/漏极端子上。另外，PMOS晶体管FET3A的另一个源 极/漏极端子上连接有背栅端子，并且还连接在端子BOOST上。由于在另 一个源极/漏极端子上连接有背栅端子而在一个源极/漏极端子和背栅之间 产生了寄生二极管，所述寄生二极管连接在朝向使电容器C2充电方向相 同的方向上。因此，即使端子BOOST的电位比降压稳压器的输出电压 VG大也能防止反向电流。在PMOS晶体管FET3A的栅极端子上连接有反相器N0T1的输出。 在反相器NOTl的电源端子上连接有端子BOOST。因此，在反相器N()T
输出高电平的情况下，PMOS晶体管FET3A的栅极端子和一个源极/漏极 端子间成为同电位，能使PMOS晶体管FET3A可靠地截止。对于DC—DC转换器1A，其也是与第一实施方式中的DC—DC转换 器1相同地进行动作。下面，参照图3以及图4对DC—DC转换器1A的 动作进行说明。在图3中，在PWM比较器PWM1的输出信号Ql为低电平、输出信 号XQ1为高电平的情况下，为主NMOS晶体管FET1截止、同歩整流 NMOS晶体管FET2导通、PMOS晶体管FET3A导通的状态。因此，由于 电容器C2的一个端子连接在PMOS晶体管FET3A的电压VG上，另一个 端子通过同步整流NMOS晶体管FET2连接在地电位上，所以电容器C2 的两端被充电至电压VG的电位。在PMOS晶体管FET3导通的情况下， 由于导通电阻几乎没有，所以PMOS晶体管FET3A消耗的电流几乎没 有。接着，当PWM比较器PWM1的输出信号Ql变化为高电平、输出信 号XQ1变化为低电平时，为主NMOS晶体管FET1导通、同步整流 NMOS晶体管FET2截止、PMOS晶体管FET3A截止状态。于是，端了-LX的电位上升到电源输入电压Vin，由于电容器C2的电容耦合，端f BOOST的电位上升到电源输入电压Vin+电压VG的电位。因此，由于通 过驱动器DVH1电源输入电压Vin+电压VG的电压施加在主NMOS晶体 管FET1的栅极端子上，所以主NMOS晶体管FET1可靠地导通动作。根据以上动作，在通过PMOS晶体管FET3A使电容器C2充电的情况 下，在PMOS晶体管FET3A上几乎不产生消耗功率。因此，能形成效率 好、不需要外部二极管的DC—DC转换器。另外，通过省略降压稳压器 REG1，能形成比第一实施方式中的DC—DC转换器1简洁的电路结构。 (第三实施方式)下面，参照图6对在第三实施方式中的该DC—DC转换器1B进行说 明。图6是表示在第三实施方式中该DC—DC转换器1B结构的电路图。 DC—DC转换器1B除了第二实施方式中的DC—DC转换器1A外，还在 端子LX和电压VG之间具有电容器C3，在控制部2B中具有PMOS晶体 管FET4、逻辑门NAND1、电压比较器C0MP1、以及基准电压e2。关于 其他部分，由于与实施方式2中的DC—DC转换器1A是相同的，所以只 对不同的部分进行说明，而对于相同的部分简化或省略其说明。PMOS晶体管FET4是用于进行电容器C3和电容器C2并联连接的导 通以及截止的开关电路，其中所述电容器C3连接在电压VG与端子LX之 间，所述电容器C2连接在端子BOOST与端子LX之间。另外，由于一个 源极/漏极端子连接在背栅端子上，所以在另一个源极/漏极端子和背栅之 间会产生寄生二极管，该寄生二极管连接在与从电压VG到端子BOOST 的方向相反的方向上。因而，在电容器C3的电位比电容器C2的电位高的 情况下，如果PMOS晶体管FET4截止，则能防止从电容器C3向电容器 C2的电荷泄漏。
电压比较器C0MP1是用于监视连接在端子BOOST禾n端子LX之问的 电容器C2电压的电压比较器，基准电压e2连接在同相输入，电容器C2 的输出连接在反相输入。在逻辑门NAND1中， 一端连接有该电压比较器 C0MP1的输出，另一端连接有PWM比较器PWM1的输出信号Q1。逻辑 门NAND1的输出连接在PMOS晶体管FET4的栅极端子上。
另外，电压VG输入到反相器NOT1以及逻辑门NAND1的电源端子 上。因此，在PMOS晶体管FET3A以及PMOS晶体管FET4的栅极端于 的电位为高电平的情况下，能可靠地进行PMOS晶体管FET3A以及 PMOS晶体管FET4的截止动作。
下面，参照图7 图9对第三实施方式中该DC—DC转换器1B的动 作进行说明。图7以及图8是表示与各FET的动作相应的电路动作的示意 图。如图7所示，在主NMOS晶体管FET1截止的情况下，由于同歩整流 NMOS晶体管FET2以及PMOS晶体管FET3A导通，主NMOS晶体管 FET1的源极端子的电位为地电位，所以电容器C3被充电至电源输入电压 Vin。另一方面，当主NMOS晶体管FET1截止时，由于PWM比较器 PWM1的输出信号Q1是低电平，所以逻辑门NAND1输出高电平，PMOS 晶体管FET4截止。因而，阻断了从电容器C3向电容器C2的连接，电容 器C2不被充电。
接着，如图8所示，当同步整流NMOS晶体管FET2截止，主NMOS 晶体管FET1导通时，主NMOS晶体管FET1的源极电位上升到电源输入 电压Vin。与之相应的是，通过电容耦合，电容器C3的电位上升到电源输 入电压Vin的大约两倍。可是，由于PMOS晶体管FET3A也与同步整流 NMOS晶体管FET2同步截止，所以即使电容器C3的电位超过电源输入 电压Vin也可以防止从电容器C3向电源输入电压Vin的反向电流。
另一方面，当主NMOS晶体管FET1导通时，PWM比较器PWM1的 输出信号Ql是高电平，在电容器C2的电位比基准电压e2低的情况下， 向逻辑门NAND1的输出为低电平。因此，PMOS晶体管FET4导通，电 容器C2和电容器C3并联连接，电容器C2被电容器C3充电。
另外，此时，由于在电容器C2的电压超过基准电压e2的情况下，电 压比较器COMP1的输出为低电平，逻辑门NAND1的一端为低电平，所 以在逻辑门NAND1上输出高电平。因此，阻断了电容器C2和电容器C3 的并联连接，从而不能进行从电容器C3向电容器C2的充电。图9是表示在DC—DC转换器1B中主NMOS晶体管FET1的栅极电 压生成的示意图。在这里，示出了开关SW根据在DC—DC转换器1B上 的PMOS晶体管FET3A以及PMOS晶体管FET4进行切换的电路。在开 关SW连接在电源输入电压Vin —侧时，存储在电容器C3的电荷Q为下 式Q=C2XVin接着在使开关连接到电容器C2 —侧时，由于存储在电容器C3的电荷移动 到电容器C2上，而电荷Q的总量没有变化，所以当使端子BOOST的电 压为VB00ST时，Q= (C2+C3) XVB00ST 因而，输出侧的电压VBOOST为下式表示的值VBOOST=C2/(C2+C3) X Vin因此，由于能使端子BOOST的电压VB00ST为比Vin更低的电压， 所以主NMOS晶体管FET1导通，能使源极电压为电源输入电压Vin吋电 压(Vin+VBOOST)的电压为低电压。因而，能使施加在主NMOS晶体 管FET1栅极端子的电压与电压VB00ST是电源输入电压Vin的情况下相 比为低电压，能抑制在主NMOS晶体管FET1的栅极端子上的功率损失。 另外，通过使电容器C2的电容值>电容器C3的电容值，优选能使电压 VB00ST的电压值为更低电压。另外，当主NMOS晶体管FET1导通，源极电压为电源输入电压Vin 时电压的下限值为Vin + Vth (Vth是主NMOS晶体管FET1的阈值电 压)。(第四实施方式)下面，参照图IO对DC—DC转换器1C进行说明。图10是表示DC —DC转换器1C结构的电路图。在第一实施方式至第三实施方式的DC — DC转换器中，当主NMOS 晶体管FET1导通，从地电位变化到电源输入电压Vin时，通过电容耦合 的电荷泵，生成比电源输入电压Vin更高的电压。因此，存在这样的问 题，g卩主NMOS晶体管FET1的导通是100%的情况下电荷泵不工作， 在端子BOOST上不能生成比电源输入电压Vin更高的电压。DC—DC转换器1C在开关稳压器方式的DC—DC转换器中，是用于 即使主NMOS晶体管FETl的导通是100。/。的工作状态(duty)的情况下也能 使其工作的DC—DC转换器。DC—DC转换器1C在控制部2C具有用于使电荷泵和主NMOS品 体管FET1的导通动作不同步地动作的振荡器OSC2;降压稳压器REG1; PMOS晶体管FET3A， FET4， FET6;以及NMOS晶体管FET5。并且， 对于其他标注了相同符号的部分，由于和第一实施方式至第三实施方式相 同，所以省略其说明。在降压稳压器REG1的输出上连接有PMOS晶体管 FET3A的一个源极/漏极端子，在PMOS晶体管FET3A的另一个源极Z漏极 端子上连接有PMOS晶体管FET4的一个源极/漏极端子，在PMOS晶体管 FET4的另一个源极/漏极端子上连接有驱动器DVH1的电源端子。另外，在NMOS晶体管FET5的一个源极/漏极端子上连接地电位，在 PMOS晶体管FET6的一个源极/漏极端子上连接有NMOS晶体管FET5的 另一个源极/漏极端子，在驱动器DVH1的接地电源端子上连接有PMOS 晶体管FET6的另一个源极/漏极端子。驱动电荷泵的振荡器OSC2的输出连接在反相器NOT1的输入端子、 PMOS晶体管FET4、 FET6、 FET5的各个栅极端子上。另外，反相器 NOTl的输出被输出到PMOS晶体管FET3A的栅极端子上。因此，在振荡 器OSC2输出高电平的情况下PMOS晶体管FET3A、 NMOS晶体管FET5 导通，PMOS晶体管FET4、 FET6截止。另一方面，在振荡器OSC2输出 低电平的情况下PMOS晶体管FET3A、 NMOS晶体管FET5截止，PMOS 晶体管FET4、 FET6导通。另外，在控制部2C的外部，在电源输入电压Vin和端子LX之间连接 有主NMOS晶体管FET1，在端子LX和地电位之间连接有同歩整流 NMOS晶体管FET2。并且，在PMOS晶体管FET4以及驱动器DVH1之
间的端子BOOST与端子LX之间连接有电容器C2,在端子BOOST2和端 子BOOST3之间连接有电容器C3，其中所述端子BOOST2位于PMOS品 体管FET3A和PMOS晶体管FET4之间，所述端子BOOST3位于NMOS 晶体管FET5和PMOS晶体管FET6之间。下面，参照图11 图14对第四实施方式中该DC—DC转换器1C的 动作进行说明。图11 图14是表示分别与各个FET的状态相应的电路动 作的示意图。在图11和图12中，为主NMOS晶体管FETl导通，同步整流NM()S 晶体管FET2截止的状态。在图13和图14中，为主开关NMOS晶体管 FET1截止，同步整流NMOS晶体管FET2导通的状态。首先，参照图11和图12对主开关NMOS晶体管FET1导通、同步整 流NMOS晶体管FET2截止的情况下的电路动作进行说明。如图11所示，在振荡器OSC2的输出是高电平的情况下，PMOS晶 体管FET3A和NMOS晶体管FET5导通，PMOS晶体管FET4、 FET6截 止。因此，电容器C3经由PMOS晶体管FET3A和NMOS晶体管FET5而 利用降压稳压器REG1电压VG的电压充电。此时，对于电容器C2来 说，由于PMOS晶体管FET6截止而没被连接在地电位一侧，所以不被充 电。接着，如图12所示，在振荡器OSC2的输出为低电平的情况下，由于 PMOS晶体管FET3A和NMOS晶体管FET5截止，PMOS晶体管FET4、 FET6导通，所以电容器C3和电容器C2并联连接，电容器C2被电容器 C3的电荷充电。另外，电容器C2和电容C3由于通过NMOS晶体管 FET5而阻断了与地电位的连接，所以并不是用降压稳压器REG1的电压 VG充电。通过重复上述图11以及图12所示的动作，电容器C2被充电至降压 稳压器REG1的电压VG的电压。接着，参照图13和图14对主开关NMOS晶体管FET1截止、同步整 流NMOS晶体管FET2导通的情况下的电路动作进行说明。如图13所示，在振荡器OSC2的输出是低电平的情况下，由于PMOS 晶体管FET3A和NMOS晶体管FET5导通，PMOS晶体管FET4、 F1-:T6 截止，所以电容器C3经由PMOS晶体管FET3A和NMOS晶体管FET5而 利用降压稳压器REG1的电压VG充电。另一方面，由于同步整流NMOS 晶体管FET2导通，电容器C2被连接在地电位上，所以即使PMOS品体 管FET4截止，电容器C2也能经由PMOS晶体管FET4的寄生二极管而利 用降压稳压器REG1的电压VG充电。接着，如图14所示，在振荡器OSC2的输出是低电平的情况下，由于 PMOS晶体管FET3A和NMOS晶体管FET5截止，PMOS晶体管FET4、 FET6导通，所以电容器C2和电容器C3被并联连接。另外，同步整流 NMOS晶体管FET2导通，电容器C2和电容器C3连接在地电位上。并 且，即使NMOS晶体管FET3截止，电容器C2和电容器C3也能经由 NMOS晶体管FET3的寄生二极管而利用降压稳压器REG1的电压VG充 电。按照上述说明，不管主开关NMOS晶体管FET1和同步整流NMOS 晶体管FET2的状态，都能用降压稳压器REG1的电压向电容器C2充电， 从而，可得到即使主NMOS晶体管FET1的导通是100。/。工作状态(duty)的 情况下也能工作的DC—DC转换器。另外，本发明并不限于所述实施方式，当然也包括在不脱离本发明主 题范围内的各种改良、变形。例如，在第一至第四实施方式中，是由单一的半导体装置构成控制 部，但是也可以是由多个半导体装置构成。另外，第一至第四实施方式的 主NMOS晶体管FET1和同步整流NMOS晶体管FET2可以是独立的离散 式功率元件，也可以是作为一片半导体装置安装在控制部。另外，i)c一 DC转换器1 1C和控制部2 2C也可以作为模块构成。另外，当然也能 使第一至第四实施方式中该DC—DC转换器1 1C适用在各种电源装置 上。另外，电容器C2是第一电容的一个示例，NMOS晶体管FET3和 PMOS晶体管FET3A是第一开关元件的一个示例，PMOS晶体管FET3A 是PMOS晶体管和第一PMOS晶体管的一个示例。另外，驱动器DLV1是 驱动电路的一个示例，反相器N0T1是第一驱动电路的一个示例，基准电压e2、电压比较器COMPl以及逻辑门NAND1是第二开关元件控制部的 一个示例，PMOS晶体管FET4是第二开关元件以及第二 PMOS晶体管的 一个示例，逻辑门NAND1是第二驱动电路的一个示例。在此，根据本发明的技术思想，列举如下为解决背景技术的课题的方法。(附注l) 一种DC—DC转换器，其特征在于，包括主NMOS晶体 管，形成主开关元件；驱动器，驱动所述主NMOS晶体管的栅极端子；第 一电容，连接在所述主NMOS晶体管的源极端子和所述驱动器的电源端子 之间；第一开关元件，连接在到达输入电源的路径和所述驱动器的电源端 子之间；其中，所述第一开关元件在所述主NMOS晶体管导通时被截止， 在所述主NMOS晶体管截止时被导通。(附注2)如附注1所述的DC—DC转换器，其特征在于，所述第-开关元件是背栅端子被连接在到达所述输入电源的路径一侧的端子上的 NMOS晶体管。(附注3)如附注2所述的DC—DC转换器，其特征在于，在所述输 入电源和所述第一开关元件之间具有使被所述输入电源供给的输入电压降 压的降压稳压器。(附注4)如附注3所述的DC—DC转换器，其特征在于，所述降压 稳压器的输出电压的下限值是所述主NMOS晶体管的阈值电压。(附注5)如附注1所述的DC—DC转换器，其特征在于，第一开关 元件是背栅端子被连接在所述驱动器的电源端子一侧的端子上的PMOS晶 体管。(附注6)如附注5所述的DC—DC转换器，其特征在于，具有驱动 电路，该驱动电路驱动所述PMOS晶体管的栅极端子，通过将所述电源端子连接在所述驱动器的电源端子上而形成。(附注7)如附注1所述的DC—DC转换器，其特征在于，包括所述第一开关元件；第二开关元件，设置在所述驱动器的电源端子和所述第 一电容连接点之间；第二电容，连接在所述第一开关元件与所述第二开关
元件的连接点和所述主NMOS晶体管的源极端子之间；第二开关元件控制 部，在所述主NMOS晶体管的导通指令为激活状态且所述第一电容的端子 间电压在规定电压以下时，导通所述第二开关元件。
(附注8)如附注7所述的DC—DC转换器，其特征在于，所述第一 开关元件是背栅端子连接在所述驱动器的电源端子一侧的端子上的第一 PMOS晶体管。
(附注9)如附注8所述的DC—DC转换器，其特征在于，具有第一 驱动电路，该第一驱动电路驱动所述第一 PMOS晶体管的栅极端子，通过 将电源端子连接在所述第一开关元件和所述第二开关元件的连接点上而形 成。
(附注10)如附注7所述的DC—DC转换器，其特征在于，所述第一开关元件是背栅端子连接在到达所述输入电源的路径一侧的端子上的第 一NMOS晶体管。
(附注ll)如附注7所述的DC—DC转换器，其特征在于，所述第2 开关元件是背栅端子连接在所述驱动器的电源端子一侧的端子上的第二 PMOS晶体管。
(附注12)如附注ll所述的DC — DC转换器，其特征在于，具有第 二驱动电路，该第二驱动电路驱动所述第二 PMOS晶体管的栅极端子，通 过将电源连接在所述第一开关元件和所述第二开关元件的连接点上而形 成。
(附注13)如附注7所述的DC—DC转换器，其特征在于，所述第 二开关元件是背栅端子连接在到达所述输入电源的路径一侧的端子上的第 二NMOS晶体管。
(附注14)如附注7所述的DC—DC转换器，其特征在于，所述第 一电容的电容值比所述第二电容的电容值大。
权利要求
1.一种DC-DC转换器，其特征在于，包括主NMOS晶体管，形成主开关元件；驱动器，驱动所述主NMOS晶体管的栅极端子；第一电容，连接在所述主NMOS晶体管的源极端子和所述驱动器的电源端子之间；以及第一开关元件，连接在到达输入电源的路径和所述驱动器的电源端子之间；其中，所述第一开关元件在所述主NMOS晶体管导通时被截止，在所述主NMOS晶体管截止时被导通。
2. 如权利要求1所述的DC—DC转换器，其特征在于， 所述第一开关元件是背栅端子连接在到达所述输入电源的路径一侧的端子上的NMOS晶体管。
3. 如权利要求2所述的DC—DC转换器，其特征在于， 在所述输入电源和所述第一开关元件之间，配有对由所述输入电源提供的输入电压进行降压的降压稳压器。
4. 如权利要求1所述的DC—DC转换器，其特征在于， 第一开关元件是背栅端子连接在所述驱动器的电源端子一侧的端子上的PMOS晶体管。
5. 如权利要求4所述的DC—DC转换器，其特征在于， 具有驱动电路，该驱动电路驱动所述PMOS晶体管的栅极端子，通过将所述电源端子连接在所述驱动器的电源端子上而形成。
6. 如权利要求1所述的DC—DC转换器，其特征在于， 包括第二开关元件，设置在所述第一开关元件和所述驱动器的电源端子与 所述第一电容的连接点之间；第二电容，连接在所述第一开关元件与所述第二开关元件的连接点和 所述主NMOS晶体管的源极端子之间；以及第二开关元件控制部，在所述主NMOS晶体管的导通指令是激活状态 且所述第一电容的端子间电压是规定电压以下的情况下，导通所述第二开 关元件。
7. 如权利要求6所述的DC—DC转换器，其特征在于， 所述第一开关元件是背栅端子连接在所述驱动器的电源端子一侧的端子上的第一PMOS晶体管。
8. 如权利要求7所述的DC—DC转换器，其特征在于， 具有第一驱动电路，该第一驱动电路驱动所述第一 PMOS晶体管的栅极端子，通过将电源端子连接在所述第一开关元件和所述第二开关元件的 连接点上而形成。
9. 如权利要求6所述的DC—DC转换器，其特征在于， 所述第二开关元件是背栅端子连接在所述驱动器的电源端子一侧的端子上的第二PMOS晶体管。
10. 如权利要求9所述的DC—DC转换器，其特征在于， 具有第二驱动电路，该第二驱动电路驱动所述第二 PMOS晶体管的栅极端子，通过将电源连接在所述第一开关元件和所述第二开关元件的连接 点上而形成。
全文摘要
本发明提供一种转换效率好、不需要外部二极管的DC-DC转换器。DC-DC转换器具有主NMOS晶体管(FET1)，形成主开关元件；驱动器(DVH1)，驱动主NMOS晶体管(FET1)的栅极端子；电容器(C2)，连接在主NMOS晶体管(FET1)的源极端子和驱动器(DVH1)的电源端子之间；NMOS晶体管(FET3)，连接在到达输入电源的路径和驱动器(DVH1)的电源端子之间。NMOS晶体管(FET3)在主NMOS晶体管(FET1)导通时被截止，在主NMOS晶体管(FET1)截止时被导通。
文档编号H02M3/156GK101106326SQ20071013581
公开日2008年1月16日 申请日期2007年7月13日 优先权日2006年7月13日
发明者松本敬史, 永冶好宏 申请人:富士通株式会社