专利名称：：一种电源均流系统及其均流控制方法
技术领域：
：本发明涉及一种电源均流系统及其均流方法，尤其涉及一种大功率电源均流系统及其均流控制方法。
背景技术：
：通信、电力等大功率直流电源模块(以下简称模块)并联运行组成电源系统，以扩廣^直流系统的输出功率。此系统一般要求电源的输出稳压，输出稳流值都可以由面板整定或由外部监控连续调节。多模块并联运行时，并联中的每一个模块，是通过均流电路来实现模块输出均分负载电流。目前，两台或更多模块并联运行，均流参数很不理想。我国参照国际标准制定大电源并机均分电流的参数，用"均流不平衡度"(均流不平衡度参见国标GB/T19826-2005)来衡量。标准少见定均流不平衡度不超过±5%。其中测试条件要求模块输出电流大于50%额定电流，并且试验时采用不超过3台模块并联。也就是it当电源输出电流小于50。/。额定电流时，均流不平衡度超过5%甚至更大情况，国标不予规定。技术上，模块并机均流传统上常采用的均流方式有输出阻抗法、主v^i殳置法、按平均电流值自动均流法、最大电流自动均流法、热应力自动均流法、外加均流控制器均流法。其中，采用输出阻抗法电压调整率下降、效率下降、均流效果不好;主从设置法主模块人为设定，假如主模块出现故障时，整个并联电源组失控而不能正常工作，不适合11+1电源系统。按平均电流值自动均流法，在实际应用中，当总线发生短路时，或接在总线上的任何一个模块不能工作时，均流总线电压下降，将是^4莫块电压调到其下限值而产生故障。最大电流法自动均流，动设置主从模块，电路本身决定主模块的均流总是较差。并且小电流时的非线性，使小电流均流较差。外加均流控制器均流法电路复杂，均流控制环路设计容易使系、统不稳定，或者系统动态性能变差
发明内容本发明所要解决的技术问题是克服现有技术的缺陷,提供一种均流效果好、运行稳定性强、结构比较简单的电源均流系统。本发明提供了一种电源均流系统，其特征在于包括一个主模块，用于控制均流电路，提供电源系统的电压外环，控制并联电源系统的输出电压，一个均流控制总线Bc,用于接收和传输主模块发出的控制信号，至少一个>^;漠块，与所述主希莫块并联:i殳置，一个竟争数据总线Bd，用于接^/发送主模块和从模块的数据信号，一个竟争信号总线Bs,用于接收和传输主模块发送的高电平信号。其中，所述的主^t块包括MCU1微机芯片，用于向竟争数据总线Bd和竟争信号总线Bs输出/接收数据和电平信号，电压外环，用于控制系统的电压；电压内环，用于在竟争过程中使模块输出各自默认电压；电流内环和电流外环，用于对模块各自进行限流，电流内环用于限制模块最大输出电流，电^Ut环用于用户的外部整定，在所述的电压外环由MCU1通过电子开关Sal控制接入Sbl用于切换到电压外环工作和接入电流外环。Sbl和Scl是联动电子开关，动作顺序是先接通Sbl然后迅速断开Scl，保证电压环不会开环。所述的从模块包括MCU2微机芯片，用于向竟争it据总线Bd和竟争信号总线Bs输出/接收数据和电平信号，电压外环，用于控制系统的电压；电压内环，甩于在竟争过程中使模块输出各自默认电压；电流内环和电流夕卜环，用于对模块各自进行限流。在所述的电压外环由MCU2通过电子开关Sa2控制接入，Sb2用于切换到电压外环工作和接入电流外环。Sb2和Sc2是联动电子开关，动作顺序是先接通Sb2然后迅速断开Sc2，保证电压环不会开环。在所述的输入到各个模块的控制信号与所述的均流控制总线Bc之间设有均流调节电位器，通过调节主、从模块各自控制信号回路的电位器，以调节电压环(PID)的比例常数，以达到调节并联的主、^M莫块的均流不平^^度。所述的并联的乂人模块可设有1~15个。本发明还提供了一种均流控制方法，采用如上所述的电源均流系统，该方法包括确定主模块；通过电子开关有序的开合，将主坤莫块和乂人模块由电压内环都切换到主模块的电压外环，同时接通所有模块各自电流外环。所述的确定主模块包括Bs设为低电平，触发竟争开始；各并联的模块向Bd发信/收信,每台模块发信内容包含模块自身的i也址信息；并联模块中预定的一个发信/收信周期结束后，从并联的模块中，自动仲裁出一主模块。所述的仲裁出一主模块包括每个模块一个标准的发送信号周期由6个Bit组成当任何一台模块检测到Bs为低电平时，开始竟争，准备往Bd数据总线发6个Bit的数据，前5个Bit为M块地址的2进制编码，高位在前4氐位在后，再发送第6个Bit,每个模块发送数据同时，接收Bd数据总线的数据，如果模块发送O电平而收到Bd数据总线数据为1，该模块立即提前退出主模块竟争，不再发送数据。如果一模块一直到发出最后1个Bit,且接收Bd数据总线的数据是O电平，此时该模块自动被置为主模块，并向Bs总线输出高电平，封闭所有模块发送竟争信号，主模块仲裁过程结束。由于采用上述技术方案，本发明具有以下有益效果1)主从结构方式并联模块均流采用主从结构方式。主模块由并联模块组通过专用竟争总线(2线)发出和接收竟争信号(由模块的地址码等不对称)，仲裁出主模块。如果仲裁不出主模块则重新启动竟争仲裁过程。2)电压环控制方式模块并联稳压运行状态下，均流电路由电压外环控制，恒压输出状态下，电流环不参与均流控制过程。限流状态下，模块的电流由各自的限流电路完成，设定各模块限流设定值一样，就不存在均流问题。3)主模块终身制一旦产生主模块仲裁完成，竟争立即停止。不管新加入模块(本电源系统的模块可以带电插拔)或运行中有模块退出(不是主模块)时，各模块都不会启动模块竟争程序。只要主模块正常工作，主模块是终身制的。4)内外控制环切才灸主模块仲裁成功后，主模块(Master)提供的电压外环作为整个系统的电压外环，^M莫块(Slave)的电压内环和电压外环被电子开关断开，切换到主模块的电压外环。5)模块均流控制过程由4环构成，稳压状态下，由主模块的电压外环为公用的泉统的电压外环完成系统的稳压状态下的均流控制。每台模块都由电压内环、电流内环、电压外环、电流外环4环组成。电压外环和电流外环可以由用户面板整定或由监控器遥调给定。6)可靠性设计主模块仲裁成功之前，各模块均工作于电压内环、限流内环，输出由默认电压值和默认限流值决定。保证模块在竟争主模块过程(时间很短一般在mS级)中，系统的基本输出和基本均流状态，保证系统的可靠稳定。主4莫块仲裁完毕后，接通系统外环至工作稳定后，各冲莫块(包括主模块)电压控制环有序切换到系统外环，整个竟争、控制过程完成。图l是本发明的电路图2至图5是本发明的竟争数据比较示意图。具体实施例方式如l图所示，本发明电源均流系统的实施例的电路图，其中并联的直流电源模块(以下简称模块)为2个。确定主模块的竟争过程a)当初上电或没有主;jt块产生时，Bs为4氐电平，触发竟争开始。b)各模块往Bd发信/收信。每台模块发信内容保含模块自身的地址信息(并联模块中地址不可重复)。c)并联模块中约定的一个发/收信周期结束后，仲裁出一台主模块(如杲不成功则重复一个竟争周期直到仲裁成功)。d)仲裁成功后，主模块将其电压控制环接通(图5中的电子开关Sal或Sa2合上)，并向Bs输出高电平，标志竟争仲裁成功。经瞬间延时，等主模块外环工作稳定后，所有并联模块先闭合电子开关Sbl、Sb2,后新开Scl、Sc2，使所有模块的电压环由内环有序的切换到系統电压外环(即主模块的电压外环)。切换过程保证系统不会开环。e)当Bs为高电平时，不管是正在竟争中的模块或新加入模块或有模块(除主模块外)退出，Bs的高电平禁止模块往Bd发信。当主模块故障或退出时，没有模块维持Bs总线为高电平，使Bs变为低电平，触发新的竟争。发/收信周期信号及仲裁过程分析a)每台模块标准的发送信号周期由6个Bit組成(可能没有发完6个Bit中途退出竟争)，竟争过程模块发信号不需要信号同步。b)当任何一台模块检测到Bs为低电平时，开始竟争，准备往Bd数据总线发6个Bit的数据(BitO~Bit5)。前5个Bit为本模块地址的2进制编码，高位在前低位在后(如地址3#的模块的2进制编码为00011，发送顺序为00011),再发送第5个Bit(固定为0电平)。整个发送序列为000110。c)每台模块发送数据同时，接收Bd数据总线的数据。一旦，某台模块发送O电平而收到Bd数据总线数据为1,说明有更高地址值模块参与竟争，本模块立即提前退出主模块竟争，不再发送^:据。d)如果某模块没有中途退出竟争，坚持到发出最后1个Bit(即Bit5)，且接收Bd数据总线的数据是O电平，此时本模块自动被置为主模块，并向Bs总线输出高电平，封闭所有4莫块发送竟争信号，主才莫块仲裁过程结束。如图2至國5所示，地址1#和地址5#模块竟争过程如下a)如图2，1#和5#模块同步发送竟争数据的情况①1#牙口5#才莫^:同步发送数据，发送力顷序为B4-B3-B2-B1-BOBS;②1#模块发送到82(第2Bit)时，由于l并模块从Bd总线收到由5#模块送出的1电平，1#模块提前退出竟争；③5#模块继续发信/收信，一直等到5#模块发出B5(最后1个Bit)的0电平完毕，从未出现过其发送0电平而从Bd总线收到1电平的情况，5#模块自动被置为主模块，*争结束。b)如图3，5#模块发信落后于1#模块1.5Bit(不同步)的情况:①1#模块先发信/收信，发/收l个半Bit后，5#模块开始发信；②1井模块发信到B1的后半段,从Bd总线收到来自5#模块送出的1电平(即5#的B2电平)，1#模块提前退出竟争；③5#模块继续发信/收信，直到5#模块发出B5的0电平完毕，接收Bd总线为O电平，5#模块被置为主模块，竟争结束。c)如困4,5#模块发信落后于l弁模块2Bit(不同步)的情况①1#模块先发信/收信，发/收2个Bit后，5#模块开始发信；②1#模块发信一直到B5,从^1#模块发出0电平时收到Bd总线1电平，l弁模块收/发信到B5完毕后，1#模块被置为主模块，1#模块置Bs总线为1电平，强制终止竟争过程，5弁模块被Bs总线的1电平强制中途终止竟争，竟争结束。d)如图5,5#模块发信落后于l弁模块2,5Bit(不同步)的情况①1#模块先发信/收信，发/收2个半Bit后，5#模块开始发信；②1并模块发信到B5的前半段，从Bd总线收到来自5#模块的1电平(即5弁的B2电平)，1#模块退出竟争；③5#模块继续发信/收信，直到5弁模块发出B5的0电平完毕后，Bd总线为0电平，5#模块被置为主模块，竟争结束。通过以上例子分析，并^^莫块组中，主模块是唯一的，主模块的产生取决于并联模块的地址值和模块上电的顺序等因素。在同时上电的情况下，一般地址值高的模块为主模块。本发明的均流电路控制原理如下图1中，对模块l:运放1A1为电压外环；1A2为电流外环；1A3为电压内环；1A4为电流内环。对模块2，电路完全对称。a)主模块产生之前，电子开关Sal、Sa2是断开的，同时由于Bs是低电平使电子开关Sbl、Sb2也断开，电子开关Scl、Sc2接通。各个模块都工作于各自的电流内环和电压内环中。电压内环^^模块各自输出默认电压和模块各自的最大限流(模块电流内环设定在模块的最大输出电流值上)。电压外环和电流外环均被断开。这时各模块均流较差。b)假设竟争结果主模块为模块l,MCU1(模块l的内置单片机)先使Sal接通主模块的电压外环，为各模块切换封系统电压外环做准备。由于Sbl和Sb2断开，Scl和Sc2闭合，这时所有模块还工作于内电压环和电流环控制，接着MCU1置Bs为高电平。c)Bs为高电平，各模块经短暂延时，等主模块的电压外环工作稳定后，使电子开关Sbl、Sb2先接通，略,时后关断Scl、Sc2,各个模块工作由电压内环均平稳地A刀换到系统电压外环(主模块的电压外环1A1作为并联中所有地模块的电压控制环时，我们称之为系统外环)，同时模块各自的电流夕卜环已经接入。电流环由模块各自的电流内环(设定fllO%Ie)和电流外环(可由外部给定)同时控制。d)电压内环和电流内环是由出厂设定的，电压外环和电流外环可以由用户给定。具体实施样才几测量数据由"国家继电器质量监督检验中心"对我的3台电源模块出具的《型式试验报告》数据表如下<table>tableseeoriginaldocumentpage12</column></row><table><table>tableseeoriginaldocumentpage13</column></row><table>生产运行数据我公司在实际系统应用中，多大12台电源模块并联运行，并机均流不平衡度不大于1%。本发明由软件竟争程序，通过竟争信号总线(Bs)和竟争数据总线(Bd)。从并联模块中智能仲裁出唯一主模块。主模块终身制一旦主模块产生，Bs总线保持l电平，封锁所有并联的模块，禁止其运行竟争程序。只要主模正常运行，Bs总线保持高电平，无论系统中新加入模块或退出模块(因电源模块为带电热插拔，加入或退出模块非常容易)，都不会重新竟争主模块。当主模块失电或主模块退出运行时，Bs变为O电平。这时才会重新竟争主模块。均流控制电路的硬件设计竟争结束前，并联中的各个模块，均工作于各自的电压内环和电流内环(双环)，建立稳定输出。当主模块仲裁过程结束，主模块通过电子开关首先接通其电压外环(但此时并联模块中的所有模块仍然由各自的电压内环和电流内环双环控制)，W由主模块输出控制信号置位Bs总线为高电平。各模块适当延时，等主模块的电压外环工作稳定后，并联中的所有模块，先通过电子开关(如图1中的Sbl和Sb2)接入系统外环，此瞬间，电压内环、电流内环、电压外环、电;jUt环同时工作，模块处于短暂的不稳定状态。很快，通过电子开关(如图1中的Scl和Sc2)迅速断开各自的电压内环，完成各模块由电压内环平稳地切换到系统外环(同时接通电流外环)，模块工作于3环控制(即系统外环+各自的电流外环+各自的电流内环)，完成整个竟争、控制过^f呈。电源模块的限流由各自的电流内环和电流外环共同完成，电流内环设置为额定电流的110%，电流外环由用户给定。同一电压系统外环控制下，由各模块电路的离散性影响模块的均流不平衡度变差，通过调节各模块控制信号回路的电位器改变其电压外环的PID比例常数，调节并联冲莫块的均流不平衡度。最后应说明的是以上实施例仅用以说明本发明而并非限制本发明所描迷的技术方案；因此，尽管本说明书参照上述的各个实施例对本发明已进行了详细的说明，但是，本领域的普通技术人员应当理解，仍然可以对本发明进行修改或等同替换；而一切不脱离本发明的精神和范围的技术方案及其改进，其均应涵盖在本发明的权利要求范围中。权利要求1、一种电源均流系统，其特征在于包括一个主模块，用于控制均流电路，提供电源系统的电压外环，控制并联电源系统的输出电压，一个均流控制总线Bc，用于接收和传输主模块发出的控制信号，至少一个从模块，与所述主模块并联设置，一个竞争数据总线Bd，用于接收/发送主模块和从模块的数据信号，一个竞争信号总线Bs，用于接收和传输主模块发送的高电平信号。2、根据权利要求l所述的电源均流系统，其特征在于所述的主模块包括MCU1微机芯片，用于向竟争数据总线Bd和竟争信号总线Bs输出/接收数据和电平信号，电压外环，用于控制系统的电压；电压内环，用于在竟争过程中使各个模块各自输出默认电压；电流内环和电^Uf环，用于对各个模块自身进行限流，电流内环用于限制才莫块最大输出电流，电流外环用于用户的外部整定，在所述的电压外环由MCU1通过电子开关Sal控制接入，SM用于切换到电压外环工作和接入电流外环，Sbl和Scl是联动电子开关，动作顺序是先接通Sbl然后迅速断开Scl，保证电压环不会开环。3、根据权利要求2所述的电源均流系统，其特征在于所述的从模块包括MCU2微机芯片，用于向竟争数据总线Bd和竟争信号总线Bs输出/接收数据和电平信号，电压外环，用于控制系统的电压；电压内环，用于使竟争过程中，各个模块自身输出默认电压；电流内环和电流外环，用于对各个模块自身进行限流，电流内环用于限制模块最大输出电流，电流外环用于用户的外部整定；在所述的电压外环由MCU2通过电子开关Sa2控制接入；Sb2用于切换到电压外环工作和接入电流外环，Sb2和Sc2是联动电子开关，动作顺序是先接通Sb2然后迅速断开Sc2，保证电压环不会开环。4、根据权利要求3所述的电源均流系统，其特征在于在所述的输入到各个模块的控制信号与所述的均流控制总线Bc之间设有均流调节电位器，通过调节主、从模块控制信号回路的电位器，以调节电压环的比例常数，以达到调节并联的主、从模块的均流不平衡度。5、根据权利要求1至4中任一项所述的电源均流系、统，其特征在于所述的并联的从模块可设有1~15个。6、一种均流控制方法，采用如权利要求1至5中任一项所述的电源均流系统，其特征在于该方法包括确定主模块；通过电子开关有序的开合，将主模块和从才莫块由电压内环都切换到主模块的电压外环，同时接通所有模块各自电流夕卜环。7、根据权利要求6所述的均流控制方法，其特征在于所述的确定主模块包括Bs设为低电平，触发竟争开始；各并联的模块向Bd发信/收信，每台模块发信内容包含模块自身的地址信息；并联模块中预定的一个发信/收信周期结束后，从并联的模块中，自动仲裁出一主模块。8、根据权利要求7所述的均流控制方法，其特征在于所述的仲裁出一主模块包括:每个模块一个标准的发送信号周期由6个Bit组成，当任何一台模块检测到Bs为低电平时，开始竟争，准备往Bd数据总线发6个Bit的数据，前5个Bit为本模块地址的2进制编码，高位在前4氐位在后，再发送第6个Bit,每个模块发送数据同时，接收Bd数据总线的数据，如果模块发送0电平而收到Bd数据总线数据为1，该模块立即提前退出主模块竟争，不再发送数据，如果一模块一直到发出最后1个Bit,且接收Bd数据总线的数据是O电平，此时该模块自动被置为主模块，并向Bs总线输出高电平，封闭所有模块发送竟争信号，主模块仲裁过程結束。全文摘要本发明公开了一种电源均流系统，包括一个主模块，用于控制均流电路，一个均流控制总线Bc，用于接收和传输主模块发出的控制信号，至少一个从模块，与所述主模块并联设置，一个竞争数据总线Bd，用于接收/发送主模块和从模块的电平信号，一个竞争信号总线Bs，用于接收和传输主模块发送的高电平信号。本发明还公开了一种均流控制方法，该方法包括确定主模块；通过电子开关的开合，将主模块和从模块由电压内环都切换到主模块的电压外环，同时接通主模块和从模块电流外环。本发明具有均流效果好、运行稳定性强、电路结构简单的优点。文档编号H02J1/10GK101640415SQ200810041288公开日2010年2月3日申请日期2008年8月1日优先权日2008年8月1日发明者周兆章申请人:周兆章