专利名称：一种交流断电快速响应及交流滤波电容放电电路的制作方法
技术领域：
本实用新型涉及电子产品电源技术，具体是指一种应用于电子产品电源部分的交
流断电快速响应及交流滤波电容的放电电路。
背景技术：
各种使用交流电源的电器产品，当关闭交流电源时，由于电器电源内部电容的储 能作用，电源的待机部分会工作很长时间，以至于电源指示灯很长时间不能熄灭，给使用者 带来不方便。如图l所示，是现有平板电视电源待机部分电路框图。当交流电源关断时，由 于储能电容C1的储能作用，待机电路部分的辅助供电端VCC'向P丽控制芯片继续供电， P丽控制芯片会在很长时间内继续工作，如果短时间内再上电，这样从掉电到上电的时间间 隔较短时，容易造成整机工作时序混乱，甚至不能正常工作。 在当前能源紧缺的情况下，对各种电子产品节能的要求也越来越高，这样就要求 电子产品的待机功耗尽量小，平板电视电源部分中交流滤波电容CX1的放电电阻功耗，也 是制约电源待机功耗进一步做小的原因之一，特别是在超低待机功耗(<0. 1W)的电源中， 交流滤波电容CX1的放电电阻功耗更不容忽视。
实用新型内容本实用新型旨在解决上述电子产品中电源关闭后由于储能电容放电作用导致电 源部分持续工作时间较长的、及交流滤波电容放电电阻功耗大的问题。 为解决上述问题，本实用新型采取的技术方案为一种交流断电快速响应及交流 滤波电容放电电路，联接于交流电源与P丽控制芯片之间，包括分别与P丽控制芯片电源脚 联接用于对储能电容C3放电的M0S管Q14、与P丽控制芯片P丽调节脚联接的M0S管Q13 及与P丽控制芯片高压启动脚联接的电阻R4，电阻R4另一端分别通过二极管联接到交流 电源输入端L2或N2 ;所述交流电源信号AC依次通过信号整形电路及控制电路联接M0S管 Q14、 Q13栅极实现对M0S管Q14、 Q13的控制进而实现对P丽控制芯片的控制。 所述整形电路包括三极管Qll，所述三极管Qll基极通过串联的电阻及二极管接 交流信号端、集电极接P丽控制芯片电源脚、射极通过电阻接地同时通过隔直电容C11联接 控制电路。 所述控制电路包括三极管Q12及联接在Q12集电极与地之间的电容C12 ;三极管 Q12集电极还联接M0S管Q14、 Q13栅极、另还通过电阻联接P丽控制芯片电源脚；三极管 Q12基极通过电阻联接隔直电容Cll 一端、射极接地。 所述隔直电容Cll与控制电路的联接点还通过起放电作用的二极管D13接地；所 述M0S管Q14漏极通过电阻联接P丽控制芯片的电源脚；所述整形电路中三极管Qll基极 通过电阻接地。 本实用新型所述电路应用于电子产品电源电路部分，当断开外部交流电源时，所 述电路能够在断电操作后快速检测出交流断电信号，同时将交流滤波电容内的电量快速释放掉，并快速抑制P丽控制芯片的工作，使其停止向电子产品内其它功能电路供电，有效避 免当掉电到上电的时间间隔较短时，容易造成整机工作时序混乱产品不能正常工作的问 题。且巧妙利用P丽控制芯片内部启动时使用的MOS管对电源电路中交流滤波电容进行放
电，降低了交流滤波电容的放电功耗，使电子产品整机待机功耗进一步降低。
图1是现有平板电视电源待机部分一 电路框图； 图2是现有平板电视电源待机部分另一电路框图； 图3是本实用新型实施例一电路原理图； 图4是本实用新型实施例二电路原理图。
具体实施方式
以下结合附图及实施例对本实用新型作进一步的详细说明。 如图1或图2所示，现有技术中电子产品电源部分待机电路一般采用一个P丽控 制芯片及变压器将从220V的交流电源整流滤波后得到的电源变换成适合于电子产品工作 的电源。当交流电源关断时，由于储能电容C1的储能作用，待机电路部分的辅助供电端 VCC'会向P丽芯片继续供电，P丽芯片会在很长时间内继续工作，以至于电源指示灯很长 时间不能熄灭，给使用者带来不方便。如果短时间内再上电，这样从掉电到上电的时间间隔 较短时，容易造成整机工作时序混乱，甚至不能正常工作。同时，在这种电源电路中，交流输 入滤波电容CX1放电电阻的功耗较大，使电子产品的整机待机功耗无法进一步降低。 而本实用新型所述电路很好的解决了上述问题。如图3所示为本实用新型实施例 一电路原理图。本实施例中P丽控制芯片型号为LD7575. 本实用新型所述电路联接于交流电源与P丽控制芯片之间，包括分别与P丽控制 芯片电源脚VCC联接用于对储能电容C3放电的M0S管Q14、与P丽控制芯片P丽调节脚 C0MP联接的M0S管Q13及与P丽控制芯片高压启动脚HV联接的电阻R4，电阻R4另一端分 别通过二极管D14、 D15分别联接到交流电源输入端L2和N2或N2和L2 ;所述交流电源信 号AC依次通过信号整形电路及控制电路联接M0S管Q14、 Q13栅极实现对M0S管Q14、 Q13 的控制进而实现对P丽控制芯片的控制。M0S管Q14、Q13源极接地。所述M0S管Q14漏极 通过电阻R17联接P丽控制芯片的电源脚。 其中，整形电路包括三极管Qll，所述三极管Qll基极通过串联的电阻Rll及二极 管Dll接交流信号端AC、集电极接P丽控制芯片电源脚、射极通过电阻R13接地，同时通过 隔直电容Cll联接控制电路。三极管Qll集电极与基极间接有二极管D12 ;三极管Qll基 极通过电阻R12接地. 所述控制电路包括三极管Q12及联接在Q12集电极与地之间的电容C12 ;三极管 Q12集电极还联接M0S管Q14、Q13栅极、另还通过电阻R16联接P丽控制芯片电源脚；三极 管Q12基极通过电阻R14联接隔直电容Cll 一端、通过电阻R15接地；三极管Q12射极接 地。 所述隔直电容Cll与控制电路的联接点A还通过起放电作用的二极管D13接地。 其工作原理如下在交流电源正常供电时，P丽控制芯片正常工作，其电源脚电源VCC同时通过电阻R16给电容C12充电。二极管Dll采集交流电源信号AC，该信号经电阻 R11、R12、R13、二极管D12及三极管Q11组成的信号整形电路整形后在三极管Q11的射极输 出工作频率与市电频率相同的脉冲波，该脉冲波通过隔直电容CI 1 、电阻R14、R15进而控制 三极管Q12。在每个正脉冲波时，Q12导通一次，从而给电容C12放电一次。这样保证电容 C12中不聚集高电荷，从而Q13， Q14不导通，即不影响P丽控制iC正常工作。 当交流断电时，由于隔直电容Cll的作用，使三极管Q12停止导通，而电源VCC继 续通过电阻R16给电容C12充电，当电容C12的电压达到M0S管Q13的导通电压VGTH1时， Q13导通，当电容C12的电压达到M0S管Q14的导通电压VGTH2时，Q14也导通。MOS管Q13 导通时将待机P丽控制芯片的P丽调节脚拉低，则该芯片的脉冲输出脚OUT端无脉冲输出， 从而辅助供电端VCC'停止向该芯片供电。M0S管Q14导通时，电源VCC端储能电容C3上 的电荷通过电阻R17和P丽控制芯片的工作电流两条途径放电，加速放电时间，縮短放电 时间。当释放到电容C3电压低于P丽控制芯片的关断门槛电压时，芯片内部的高压起动 M0SFET开通。由于电阻R17的存在，在M0S管Q14导通时，使得VCC电压达不到P丽控制 芯片的开起工作电压，从而P丽控制芯片内部的高压启动M0SFET管一直处于导通状态。这 样，交流电源滤波电容CX1中的电荷就可以通过二极管D14或D15和电阻R4、P丽控制芯片 内部的M0SFET管快速放电，直到CX1电容电荷耗尽为止。 如图4，为本实用新型另一实施例电路原理图，该实施例中P丽控制芯片型号为 FSQ510.涉及交流断电快速响应及交流滤波电容放电电路部分的工作原理与图3所示实施 例相同，在此不再赘述。 本实用新型具体实施时，N2端可直接与交流输入N端相连或通过EMI滤波器中的 一个或多个共膜电感或一个或多个差膜电感与交流输入N端相连。L2端可直接与交流输入 L端相连或通过EMI滤波器中的一个或多个共膜电感或一个或多个差膜电感与交流输入L 端相连。交流信号AC端可直接与交流输入N端相连或通过EMI滤波器中的一个或多个共 膜电感或一个或多个差膜电感与交流输入N端相连；或者交流信号AC直接与交流输入L端 相连或通过EMI滤波器中的一个或多个共膜电感或一个或多个差膜电感与交流输入L端相 连。
权利要求一种交流断电快速响应及交流滤波电容放电电路，与整流滤波电路、逆变电路联接，其特征在于包括分别与逆变电路中PWM控制芯片电源脚联接用于对储能电容C3放电的MOS管Q14、与PWM控制芯片PWM调节脚联接的MOS管Q13及与PWM控制芯片高压启动脚联接的电阻R4，电阻R4另一端分别通过二极管联接到交流电源输入端L2、N2；所述交流电源信号AC依次通过信号整形电路及控制电路联接MOS管Q14、Q13栅极实现对MOS管Q14、Q13的控制进而实现对PWM控制芯片的控制。
2. 根据权利要求1所述的交流断电快速响应及交流滤波电容放电电路，其特征在于所述整形电路包括三极管Qll，所述三极管Qll基极通过串联的电阻及二极管接交流信号端AC、集电极接P丽控制芯片电源脚、射极通过电阻接地同时通过隔直电容C11联接控制电路。
3. 根据权利要求1所述的交流断电快速响应及交流滤波电容放电电路，其特征在于所述控制电路包括三极管Q12及联接在Q12集电极与地之间的电容C12 ;三极管Q12集电极还联接MOS管Q14、Q13栅极、另还通过电阻联接P丽控制芯片电源脚；三极管Q12基极通过电阻联接隔直电容Cll 一端、射极接地。
4. 根据权利要求2或3所述的交流断电快速响应及交流滤波电容放电电路，其特征在于所述隔直电容Cll与控制电路的联接点还通过起放电作用的二极管D13接地。
5. 根据权利要求2或3所述的交流断电快速响应及交流滤波电容放电电路，其特征在于所述M0S管Q14漏极通过电阻联接P丽控制芯片的电源脚。
6. 根据权利要求2或3所述的交流断电快速响应及交流滤波电容放电电路，其特征在于所述整形电路中三极管Qll基极通过电阻接地。
专利摘要本实用新型涉及一种交流断电快速响应及交流滤波电容放电电路。所述电路包括分别与PWM控制芯片电源脚联接的MOS管Q14、与PWM调节脚联接的MOS管Q13及与高压启动脚联接的电阻R4，电阻R4另一端分别通过二极管联接到交流电源输入端L2、N2；所述交流电源信号AC依次通过信号整形电路及控制电路联接两MOS管栅极实现对两MOS管的控制进而实现对PWM控制芯片的控制。本实用新型所述电路能够在断开外部交流电源时，将电源电路中交流滤波电容内的电量快速释放掉，并快速抑制PWM脉冲发生芯片的工作，使其停止向电子产品内其它功能电路供电，有效避免当掉电到上电的时间间隔较短时，容易造成整机工作时序混乱产品不能正常工作的问题。
文档编号H02J7/00GK201440615SQ20092019376
公开日2010年4月21日 申请日期2009年8月27日 优先权日2009年8月27日
发明者左德祥, 张成顺 申请人:惠州三华工业有限公司