专利名称：谐振波谷精确侦测电路的制作方法
技术领域：
本发明涉及一种谐振波谷侦测电路，尤其涉及一种谐振波谷精确侦测电路。它用 于工作在准谐振OiR)模式下开关电源变换器中开关管的导通控制。
背景技术：
普通的AC-DC开关电源变换器包含一个变压器、电源控制芯片和开关管，如图2所 示，变压器30用于隔离输入和输出，电源控制芯片10则通过控制开关管20导通的占空比 来控制输入电压每个周期从原边传到副边的能量。目前，为了减小变换器的体积和重量，开 关频率也越来越高，从而开关损耗在整个电源损耗中所占比例也越来越大。因此，降低开关 损耗、提高电源效率一直是人们关注的问题。近些年来，对电源效率的等级要求日趋严格， 80%以上的效率已成为了基本标准，新倡议的能效标准更是要求效率达到87%及以上。为 了实现更高的电源效率，准谐振OiR)波谷检测技术在AC-DC开关电源变换器中已得到应 用。由于变压器原边存在着漏感和寄生电容，因此，在副边放电完毕后(即每次开关管关闭 时)都会在变压器原边产生的一个由大到小的准谐振信号，准谐振OiR)波谷检测技术就是 通过侦测该准谐振信号的波谷来控制开关管每次的导通在准谐振信号的波谷处，从而获得 开启时最小的漏源电压。这样，可大大减小开关的损耗，而且较小的漏源电压还可减小导通 时的电流尖峰，进而降低开关管的耐压等级，同时减小电磁干扰(EMI)的能量。现有的波谷侦测电路主要存在的问题是无法做到精确检测。如中国专利 200810148003. 4公开“一种波峰波谷检测方法和电路”，它用波形延时器将准谐振信号延 时，然后用延时信号与原始信号比较，得到波谷侦测信号。该侦测信号在波谷点之后的高位 曲线上，也就是说侦测点滞后于波谷点一个延时时间tD。不管延时时间tD调得怎样小，都 是在滞后波谷点的位置上，再加上电源控制芯片控制开关管动作的时间、，实际开关管开 启的时间滞后于波谷点tD+tE，使开启点电压高于波谷点AV。由于侦测点滞后于波谷点，而 且、是系统固定参数，不能调节，同时tD也不可能调小到零，因此，开关管的开启点永远滞 后于波谷点tD+tE，无法消除Δ V，没能达到在波谷点开启的愿望。
发明内容
本发明的目的是针对波谷侦测精度差的问题，提供一种谐振波谷精确侦测电路， 从而达到控制开关管精确在波谷点开启的目的。为实现上述目的，本发明的技术方案如下它由一个波形延时器、第一比较器、第二比较器和一个采样保持电路组成；所述波形延时器的输入端与侦测信号输入端相接，在所述波形延时器的输出端上 接有一个由电阻和电阻构成的电阻分压器，在波形延时器的输入端与所述电阻分压器的分 压端之间接有一个电容；所述第一比较器的负输入端与波形延时器的输出端相接，其正输入端接在电阻分 压器的分压端上；
所述采样保持电路包括第一采样电容、第二采样电容、第一采样开关、第二采样开 关和一个反相器，所述第一采样电容的采样端串联第一采样开关后接在侦测信号输入端 上，所述的第二采样电容的采样端串联第二采样开关后接在第一采样电容的采样端上，所 述反相器的输入端作为采样控制端一方面与第一比较器的输出端相接，一方面与第二采样 开关的控制端相接，所述反相器的输出端与第二采样开关的控制端相接，所述的第二采样 电容的采样端还作为采样保持输出端与第二比较器的负输入端相接；所述第二比较器的正输入端与侦测信号输入端相接，第二比较器的输出端作为波 谷侦测输出端引出。本发明进一步改进的技术方案如下所述的波形延时器由一个带密勒补偿的运算放大器构成。本发明在准谐振信号的第一波谷点采用延时比较的办法用第一比较器得到一个 滞后的第一侦测信号，并用采样保持电路给予保持，该侦测信号高于波谷点电压△￥，用该 采样保持信号作为第二比较器的门坎电压，在准谐振信号的第二下降波低于第一侦测信号 电压时，即未到达波谷点之前，第二比较器翻转输出一个侦测信号，该侦测信号提前于波谷 点一个延时时间tD，该延时时间即是波形延时器的延时时间，调节tD使其等于电源控制芯 片控制开关管动作的时间tE，即可精确控制开关管在波谷点开启，从而解决了波谷侦测精 度差的问题。
图1、本发明的电路原理图。图2、反激式AC-DC开关电源变换器的电路原理图。图3、波形延时器的电路原理图。图4、本发明电路相关节点的波形图。
具体实施例方式参见图1，它包括一个波形延时器100、第一比较器300、第二比较器400和一个采样保持电 路500 ；所述波形延时器的输入端105与侦测信号输入端DET相接，在所述波形延时器的输 出端104上接有一个由电阻202和电阻204构成的电阻分压器，其中电阻204也可以用一 个恒流源代替，在波形延时器的输入端105与所述电阻分压器的分压端203之间接有一个 电容201 ；所述第一比较器300的负输入端与波形延时器的输出端104相接，其正输入端并 接在所述电阻分压器的分压端203上；所述采样保持电路包括第一采样电容504、第二采样 电容505、第一采样开关502、第二采样开关503和一个反相器501，所述第一采样电容的采 样保持端506串联第一采样开关502后接在侦测信号输入端DET上，所述的第二采样电容 的采样保持端507串联第二采样开关503后接在第一采样电容的采样保持端506上，所述 反相器501的输入端作为采样控制端一方面与第一比较器的输出端301相接，一方面与第 二采样开关503的控制端相接，所述反相器501的输出端与第二采样开关502的控制端相 接，所述的第二采样电容的采样保持端507还作为采样保持输出端与第二比较器400的负 输入端相接；所述第二比较器400的正输入端与侦测信号输入端DET相接，所述第二比较器的输出端401作为波谷侦测输出端引出。参见图2，作为具体实施例，本电路可以设置在图中所示的反激式AC-DC开关电源 变换器中。该开关电源变换器主要由开关变压器30、整流二极管40、滤波电容50、开关管 20、电源控制芯片10、反馈电压采集器60和电流感应电阻70构成。AC电源通过Vin端输 入变压器30的原边Np，通过变压器的隔离变换，从其副边Ns输出，再经整流二极管40和滤 波电容50输出一个DC电压，所述电源控制芯片10根据反馈电压的大小输出合适占空比的 开关控制信号Ve来驱动开关管20导通，从而控制输入电压每个周期从原边传到副边的能 量。为了采集准谐振信号，变压器30中包含一个辅助绕组NA，该辅助绕组感应输出的交流 电压一方面通过整流二极管33和滤波电容34提供一个直流为控制芯片供电，另一方面通 过电阻31和32的分压采集准谐振信号，分压输出的准谐振信号通过控制芯片的DET端送 入波谷侦测电路，本波谷侦测电路被集成在电源控制芯片10中，其输出端与芯片内部的占 空比计算电路相接。下面以一个准谐振信号的周期来说明本电路工作过程，如图1、4所示当所侦测的准谐振信号Vdet处于一个相对固定的电平(即开关管开启)时，由电 阻202和204组成的分压器为第一比较器300提供一个固定的失调电压，即第一比较器300 的负输入端电压高于正输入端，其输出端301输出低电平。当开关管关闭时，准谐振信号 Vdet开始起振，先从高变到低，经历一个波谷后再由低变到高，如此反复进行减幅震荡，图4 中Vdet示出准谐振信号的波形。当Vdet信号电压最先由高变到低时，电容201的负极电压也跟着下降，由于电容两 极板的电压不能突变，故电容201的正极(也是第一比较器的正输入端)电压跟着下降；与 此同时，波形延时器100的输出端104的电压也跟随输入端105的电压下降，但是由于延时 作用，其输出端104的电压总是比输入端105的电压滞后一个延时时间tD，因此，节点104的 电压在该Vdet信号电压的下降时段总是高于节点203的电压，即第一比较器300的负输入端 电压总是高于正输入端，则第一比较器300的输出端301维持低电平；同时，由于节点104 的电压总是高于节点203的电压，故104节点电流经电阻202向电容201充电；在第一比较 器300输出为低电平时，采样保持电路500中第一采样开关502导通、第二采样开关503关 断，则第一采样电容504上的电压V5tl6跟随准谐振信号Vdet，第二采样电容505上电压保持 不变(假设本电路是刚开机，在此之前第二采样电容505未采样过，此时采样端507电压为 零)，则第二比较器400的输出端电压V4tll为高电平。当准谐振信号电压到达第一波谷点时，电容201的负极电压停止下降，而正极电 压因不断充电而高于波谷点电压，此时，波形延时器100的输出端104的电压还没有到达波 谷点而继续下降，当它下降到低于电容201正极电压时，第一比较器300翻转，其输出端电 压V3tll从低电平变为高电平，则第一采样开关502关闭、第二采样开关503导通，在第一采 样开关502关闭时，第一采样电容504对谐振信号Vdet的第一波谷点进行了采样，并保持在 第一、二采样电容504、505上，V506示出采样保持的电压波形。当准谐振信号Vdet经过第一波谷点而进入第一波峰的上升时段时，节点105电压 总是比节点104的电压低，则电容正极203的电压低于节点104，故第一比较器300维持高 电平输出，同时，节点105电压也总是比第一波谷点采样电压(即节点507电压)高，故第 二比较器400的输出端电压V4tll也维持高电平。
当准谐振信号DET到达第一波峰点后而转为下降时，节点203的电压高于节点104 的电压，则第一比较器300再次翻转，其输出端电压V3tll从高电平变成低电平，同时，第一采 样开关502导通，第一采样电容504上的采样电压V5tl6继续跟随谐振信号DET，而第二采样 开关503关断，第一波谷点采样电压被继续保持在第二采样电容505上。由于第一波谷点 采样电压是在第一波谷点到来之后经延时tD后采到的，故它比实际波谷点电压高出一个微 小的幅值Δν，该采样电压(即节点507电压)作为第二比较器的门坎电压送入第二比较器 400的负输入端。当准谐振信号Vdet沿第一波峰点下降段继续下降而低于第一波谷点采样电压值 时，第二比较器400的正输入端高于其负输入端，则第二比较器400翻转，其输出端电压V4tll 由高电平变为低电平，该跳变下降沿即是本电路侦测到的波谷点侦测信号。该侦测信号将 比真正的波谷点提前tD到达，延时时间tD是波形延时器的延时时间，调节tD，使其等于控制 开关管开启动作的时间、，则可以达到准确控制开关管在波谷点开启的目的。当准谐振信号Vdet继续下降到达波谷点后而转为上升、并高于第一采样点电压 (即前述的门坎电压)时，第二比较器400又翻转，其输出端电SV4tll又由低电平变为高电 平。如此延续，在每一个波谷点都给出一个侦测信号，如图4中的V4tll所示。再参见图1，在所述的采样保持电路500中，反相器501的固有延时保证了开关 502和503的单向非交叠导通，即503先关闭以后502才导通，从而节省了非交叠时钟产生 电路。参见图1、2、3，普通的波形延时器一般都由一个运放101和一个延时器102构成， 其中运放101用于信号接收的缓冲。为了进一步简化电路，本发明的波形延时器由一个带 密勒补偿的运算放大器构成，它可以完成波形延时器的功能。图3是一个标准的带密勒补 偿的运算放大器，其中的电流源117、晶体管111、112、113、114、115、116、131和132构成波 形延时器100中的运放101，由该运放本身的密勒补偿电路即电容121和电阻122构成波形 延器100中的延时模块102。调节补偿元件121、122的值即可调节延时时间tD。采用该电 路可以减小本电路的体积，有利用本电路集成在控制芯片10中。
权利要求
1.一种谐振波谷精确侦测电路，其特征是它由一个波形延时器(100)、第一比较器(300)、第二比较器(400)和一个采样保持电 路(500)组成；所述波形延时器的输入端(10 与侦测信号输入端(DET)相接，在所述波形延时器的 输出端(104)上接有一个由电阻(202)和电阻(204)构成的电阻分压器，在波形延时器的 输入端(10 与所述电阻分压器的分压端(20 之间接有一个电容O01)；所述第一比较器(300)的负输入端与波形延时器的输出端(104)相接，其正输入端接 在电阻分压器的分压端(20 上；所述采样保持电路(500)包括第一采样电容(504)、第二采样电容(505)、第一采样开 关(502)、第二采样开关(503)和一个反相器(501)，所述第一采样电容的采样端(506)串 联第一采样开关(50 后接在侦测信号输入端(DET)上，所述的第二采样电容的采样端 (507)串联第二采样开关(50 后接在第一采样电容的采样端(506)上，所述反相器(501) 的输入端作为采样控制端一方面与第一比较器的输出端(301)相接，一方面与第二采样开 关(50 的控制端相接，所述反相器(501)的输出端与第二采样开关(50 的控制端相接； 所述的第二采样电容的采样端(507)还作为采样保持输出端与第二比较器(400)的负 输入端相接，所述第二比较器(400)的正输入端与侦测信号输入端(DET)相接，第二比较器 的输出端G01)作为波谷侦测输出端引出。
2.根据权利要求1所述的谐振波谷精确侦测电路，其特征是所述的波形延时器(100) 由一个带密勒补偿的运算放大器构成。
全文摘要
本发明是一种谐振波谷精确侦测电路，它用于工作在准谐振(QR)模式下开关电源变换器中开关管的导通控制。它主要由一个波形延时器(100)、第一比较器(300)、第二比较器(400)和一个采样保持电路(500)组成。本发明可以在波谷点到来之前给出一个侦测信号，该侦测信号提前于波谷点一个延时时间tD，该延时时间即是波形延时器的延时时间，调节tD使其等于电源控制芯片控制开关管动作的时间tE，即可精确控制开关管在波谷点开启，解决了波谷侦测精度差的问题，从而获得开关管开启时最小的漏源电压，大大减小了开关的损耗和电磁干扰的能量。
文档编号H02M7/217GK102082521SQ201010527740
公开日2011年6月1日 申请日期2010年10月29日 优先权日2010年10月29日
发明者宋利军, 方建平, 许煌樟 申请人:西安英洛华微电子有限公司