专利名称：电荷泵电路的制作方法
技术领域：
本发明涉及一种高效多级电荷泵电路和用于电荷泵电路的升压方法。
背景技术：
近年来，使用电荷泵电路的升压电路已经被广泛地用作装备在汽车中的高压侧 IPD(智能功率器件)。为了在电荷泵电路中产生较高的升压电压，需要多级构造的电荷泵电路。图8是示出现有的典型单级电荷泵电路800的电路图。如图8所示，常规的单级电荷泵电路800包括用于从输入端接收时钟信号OSC以驱动升压电容器811的升压时钟驱动器801 ；用于将对应于电源电压VCC的电压施加于升压电容器811以阻止电荷回流的第一防回流电路802 ；和用于以相同方式将升压电压施加于输出端OUT以阻止电荷回流的第二防回流电路803。第一防回流电路802和第二防回流电路803包括N沟道金属氧化物半导体场效应晶体管(MOSFET)。升压时钟驱动器801包括串联连接在电源电位和接地电位之间的P沟道MOSFET 821和N沟道MOSFET 822。这两个MOSFET的漏极端连接在一起，而它们的栅极连接到输入端。升压时钟驱动器801将通过反转输入信号而获得的信号从输出(V81)输出。换句话说， 升压时钟驱动器801起到反相器的作用。第一防回流电路802连接在电源电位VCC和升压电容器811的一端之间。升压电容器811的另一端连接升压时钟驱动器801的输出(V81)。第一防回流电路802具有N沟道M0SFET，该N沟道MOSFET的栅极和漏极连接且漏极连接到电源电位。第一防回流电路 802的N沟道MOSFET实现了所谓的二极管连接。该N沟道MOSFET的源极端连接到升压电容器811，它们之间的节点用V82表示。第二防回流电路803连接在节点V82和输出OUT之间。第二防回流电路803具有 N沟道M0SFET。该N沟道MOSFET具有连接的栅极和漏极，并且漏极连接到节点V82。此外， 它的源极端连接输出OUT。第二防回流电路803的N沟道MOSFET实现了二极管连接。容性负载813连接在源极和接地电位之间，其间的节点是输出OUT。此外，连接到N沟道MOSFET 的背栅的阱端和电源电位连接。因此，寄生二极管难以工作，从而实现整个电路的稳定工作。图9是现有的典型单级电荷泵电路的时序图。如图9所示，从输入端提供的时钟信号OSC是时变信号，其以固定频率在电源电位VCC和接地电位之间改变自身电平。时钟信号OSC在tl时刻达到高电平(例如，电源电位)，升压时钟驱动器801从输出(V81)输出低电平的电压(例如，接地电压)。升压电容器811通过第一防回流电路802进行充电。 假设第一防回流电路802的N沟道MOSFET的阈值电压用Vtn801来表示(例如，0.8V)，则在tl时刻在节点V82获得的电压通过下面的表达式(1)来表示
V82 = VCC-Vtn801 ......表达式(1)此后，时钟信号OSC在t2时刻改变为LOW电平，在升压时钟驱动器801 —侧的升压电容器811的一端处于电源电位。此时，对应于从上述表达式(1)得到的电压的电荷积累在升压电容器811中，于是从表达式( 得到在节点V82处的电压V82 = 2XVCC-Vtn801 ......表达式(2)该电压高于电源电压。然而，第一防回流电路802阻止电荷回流到电源电位一侧， 于是升压电容器811的电荷不释放到电源电位。此外，该电压通过第二防回流电路803施加于容性负载813。对应于该电压的电荷积累在容性负载813中。假设第二防回流电路803 的N沟道MOSFET的阈值电压用Vtn802来表示(例如，1. 9V)，则从表达式(3)得到在输出 OUT处的电压VOUT VOUT = 2XVCC-Vtn801-Vtn802 ......表达式(3)日本未审专利公开NO.H06-153493公开了这样的单级电荷泵电路。该公开中公开的电荷泵电路是针对节约用于稳定升压电压的限幅器所消耗的电源。图10是现有的典型双级电荷泵电路1000的电路图。如图10所示，除了图8的单级电荷泵电路800的组件以外，现有的双级电荷泵电路1000还包括第二升压时钟驱动器 1001、第二升压电容器1011和第三防回流电路1002。与单级电荷泵电路的组件相同的组件用相似的参考标号表示，并且在这里省略对它们的详细说明。第二升压时钟驱动器1001 具有与第一升压时钟驱动器801的输出(V81)连接的栅极。第二升压时钟驱动器1001具有串联连接在电源电位VCC和接地电位之间的P沟道MOSFET 1021和N沟道MOSFET 1022。 第二升压时钟驱动器1001从这两个MOSFET的漏极端连接在一起的节点VlOl处输出信号。 也就是说，升压时钟驱动器1001起到反相器的作用。第三防回流电路1002连接在第一升压电容器811和第一防回流电路802之间的节点V82与第二防回流电路803之间。第三防回流电路1002具有N沟道M0SFET。该N沟道 MOSFET具有连接的栅极和漏极，并且漏极连接到节点V82。此外，它的源极和第二防回流电路803的N沟道MOSFET的漏极连接。也就是说，第三防回流电路1002的N沟道MOSFET实现了二极管连接。与第三防回流电路1002的N沟道MOSFET的背栅连接的阱端连接电源电位。因此，寄生二极管难以工作，从而实现了整个电路的稳定工作。此外，升压电容器1011 的一端连接第二防回流电路803和第三防回流电路之间的节点V102。升压电容器1011的另一端连接升压时钟驱动器1001的输出(VlOl)。图11是现有的双级电荷泵电路1000的时序图。关于双级电荷泵电路的工作，在节点V82处的电压在tl时刻增加到上述表达式(1)表示的电平，类似于前述单级电荷泵电路的工作。接下来，在t2时刻，在节点V82处的电压增加到上述表达式( 表示的电平，类似于前述单级电荷泵电路的工作。此时，假设第三防回流电路1002的N沟道MOSFET的阈值电压用Vtn803来表示(例如，1. 9V)，通过用阈值电压Vtn803代替阈值电压Vtn802计算出的电压施加在第二升压电容器1011上。相同的电压被施加于节点V102。接下来，在t3 时刻，第一升压时钟驱动器1001从输出(VlOl)输出高电平的电压。此时，对应于前述电压的电荷积累在第二升压电容器1011中。因此，在节点V102处的电压由表达式(4)来表示V102 = 3XVCC-Vtn801-Vtn803 ......表达式(4)该电压高于电源电压。然而，由于第一防回流电路802和第三防回流电路803阻止电荷回流到电源电位一侧，因此升压电容器1011的电荷不释放到电源电位。此外，该电压通过第二防回流电路803施加于容性负载813，对应于施加电压的电荷积累在容性负载中。此时，从表达式( 得到在输出OUT处的电压VOUT VOUT = 3XVCC-Vtn801-Vtn802-Vtn803 ......表达式(5)如上述提及的，为了增加升压电压，通常采用下述结构。也就是说，多个升压电容器经由防回流二极管连接在电荷泵电路的电源电位和输出端之间。图12示出了对在常规单级电荷泵电路中相对于电源电压的升压电压与在常规双级电荷泵电路中相对于电源电压的升压电压进行比较的结果的图表。如图12所示，对于单级电荷泵电路，升压电压是电源电压的1. 4到1. 6倍，对于双级电荷泵电路，是电源电压的 1.8到2. 1倍。在这种情况中，双级电荷泵电路中的升压电压是单级电荷泵电路中的升压电压的1.3倍。如上述所提及的，现有的电荷泵电路为了达到获得更高升压电压的目的，需要多级构造。日本未审专利公开No. 2000-123587公开了用于提供这种多级电荷泵电路的技术。图13是单级电荷泵电路的布局的示意平面图。图14是双级电荷泵电路的布局的示意平面图。在这些现有的半导体器件中，由MOS电容器组成的大容性元件占用了半导体芯片的大部分面积。双级电荷泵电路需要的面积是单级的电荷泵电路的1.7到1.8倍。然而，为了增加升压电压，现有的电荷泵电路必须具有多级构造。该多级升压电路存在芯片面积与容性元件的数量的增加成正比地增加的问题，因此半导体芯片的成本高。
发明内容
根据本发明的一个方面的电荷泵电路包括第一升压电容器；与第一升压电容器串联连接的第二升压电容器；连接在第一升压电容器和第二升压电容器之间并且升压第一升压电容器的第一升压时钟驱动器；和与第二升压电容器连接并且在第一时钟驱动器升压第一升压电容器之后升压第一升压电容器和第二升压电容器的第二升压时钟驱动器。根据本发明，第一升压电容器和第二升压电容器串联连接，以允许使用层叠容性元件，这节省了占用芯片面积的相当大比例的容性元件的面积。因此，能够以与任何现有电荷泵电路相等或更高的升压效率来减小芯片面积。
从下面的根据附图的详细说明，本发明的上述以及其他目的、优点和特征将会变
得更清楚，其中图1是示出根据本发明第一实施例的电荷泵电路的电路图；图2是示出根据本发明第一实施例的电荷泵电路的操作的时序图；图3是示出根据本发明第一实施例的电荷泵电路的布局的示意图；图4是示出对根据本发明第一实施例的电荷泵电路的相对于电源电压的升压电压和现有电路的相对于电源电压的升压电压进行比较的结果的图；图5是示出根据本发明第二实施例的电荷泵电路的电路图；图6是示出根据本发明第二实施例的耗尽型MOSFET的截面图；图7是示出根据本发明第二实施例的耗尽型MOSFET的寄生电容的示意图8是示出现有单级电荷泵电路的电路图；图9是示出现有单级电荷泵电路的操作的时序图；图10是示出现有双级电荷泵电路的电路图；图11是示出现有双级电荷泵电路的操作的时序图；图12是示出对现有单级电荷泵电路的相对于电源电压的升压电压和现有双级电荷泵电路的相对于电源电压的升压电压进行比较的结果的图；图13是示出现有单级电荷泵电路的布局的示意图；以及图14是示出现有双级电荷泵电路的布局的示意图。
具体实施例方式现在将参考说明性实施例来在此描述本发明。本领域的技术人员应当认识到，使用本发明的讲述能够实现许多可选择的实施例，并且本发明并不是用来限制用于说明目的而阐明的实施例。第一实施例图1是示出根据本发明第一实施例的电荷泵电路的电路图。如图1所示，电荷泵电路100包括第一升压电容器111、串联连接第一升压电容器111的第二升压电容器112、 连接在第一升压电容器111和第二升压电容器112之间并且升压第一升压电容器111的第一升压时钟驱动器101、以及连接第二升压电容器112并且升压第一升压电容器111和第二升压电容器112的第二升压时钟驱动器102。该电荷泵电路100进一步包括连接输出OUT 并且积累来自输出端的电荷的容性负载113、用于阻止电荷从第一升压电容器回流到电源电位的第一防回流电路103、用于阻止电荷从容性负载113回流到其他模块的第二防回流电路104、以及用于阻止电荷从第二升压电容器流出到电源电位的第三防回流电路105。第一升压电容器111的一端经由第一防回流电路103连接电源电位VCC，而其另一端连接第二升压电容器112的一端。此外，第一升压电容器111的另一端连接第一升压时钟驱动器101的输出(Vl)，第二升压电容器112的另一端连接第二升压时钟驱动器102的输出(V2)。此外，第一升压电容器111和第一防回流电路103之间的节点V3经由第二防回流电路104连接电荷泵电路100的输出OUT，容性负载113连接在输出OUT和接地电位之间。第一升压时钟驱动器101包括作为第一晶体管的P沟道M0SFET121和作为第二晶体管的N沟道MOSFET 122，P沟道MOSFET 121和N沟道MOSFET 122串联连接在电源电位 VCC和接地电位之间。P沟道MOSFET 121的源极连接电源电位VCC，N沟道MOSFET 122的源极连接接地电位。此外，P沟道MOSFET 121的栅极通过接收时钟OSCl的电线连接到N 沟道MOSFET 122的栅极。也就是说，第一升压时钟驱动器101是反相器电路，其中P沟道 MOSFET 121的漏极连接N沟道MOSFET 122的漏极，它们之间的节点Vl是第一升压时钟驱动器101的输出端。第二升压时钟驱动器102具有P沟道MOSFET 123和N沟道MOSFET 124，P沟道 MOSFET 123和N沟道MOSFET IM串联连接在电源电位VCC和接地电位之间。P沟道MOSFET 123的源极连接电源电位VCC，N沟道MOSFET IM的源极连接接地电位。此外，P沟道MOSFET 123的栅极通过接收时钟0SC2的电线连接到N沟道MOSFET IM的栅极。简而言之，第二升压时钟驱动器102起到反相器电路的作用。P沟道MOSFET 123和N沟道MOSFET IM之间的节点V2是第二升压时钟驱动器102的输出端。第一防回流电路103包括例如N沟道M0SFET，其具有连接的栅极和漏极并且漏极连接到电源电位。其源极连接节点V3。其背栅连接电源电位。第一防回流电路103阻止电荷从第一升压电容器111流出到电源电位。第二防回流电路104包括例如N沟道M0SFET，其具有连接的栅极和漏极并且漏极连接到节点V3。其源极连接电荷泵电路100的输出OUT。其背栅连接电源电位。第二防回流电路104阻止电荷从容性负载113流出到电源电位。第三防回流电路105包括例如N沟道M0SFET，其漏极连接P沟道MOSFET 121的漏极，并且其栅极连接其漏极。第三防回流电路105阻止电荷从第二升压电容器112流出到电源电位。这里，在该实施例中，第三防回流电路105连接在第一升压时钟驱动器101的输出(Vl)和P沟道MOSFET 121的漏极之间，但还可以连接在P沟道M0SFET121的源极和电源电位VCC之间。也就是说，第三防回流电路105可以位于电源电位VCC和节点Vl之间。接下来，描述根据第一实施例的电荷泵电路的操作。在第一实施例的电荷泵电路 100中，使用连接形式不同的两个N沟道MOSFET作为防回流电路。第一种，栅极连接漏极， 背栅连接该漏极。在本申请中，这种连接形式被称作二极管连接A。第二种，栅极连接漏极， 背栅连接电源电为，并且源极或漏极电压低于背栅电压。在本申请中，这种连接形式被称作二极管连接B。在这种情况中，例如，第一防回流电路103和第三防回流电路105的每一个能够由基于二极管连接A的MOSFET组成，而第二防回流电路104能够由基于二极管连接B 的MOSFET组成。关于这种连接，通常，二极管连接A的阈值电压低于二极管连接B的阈值电压。例如，二极管连接A的阈值电压是0.8V，而二极管连接B的阈值电压是1.9V。为了详细描述，采用大量基于二极管连接A的MOSFET能有效的减小由于防回流电路损耗的升压电压。参考图2的时序图，在考虑上述的情况下，下面描述电荷泵电路的操作。在电荷泵电路100中，第一升压时钟驱动器101被提供时钟OSCl，第二升压时钟驱动器102被提供时钟0SC2。时钟OSCl和时钟0SC2是在高电平(例如，电源电位)和低电平(例如，接地电位)之间周期性改变电压电平的时钟信号。此外，时钟0SC2比时钟OSCl 具有更长的高电平周期，时钟OSCl和时钟0SC2的上升沿相互匹配，而时钟OSCl的下降沿比时钟0SC2的下降沿提前出现。首先，在tl时刻，时钟OSCl转变成高电平，同时时钟0SC2转变成高电平。然后， 第一升压时钟驱动器101从输出(Vl)输出低电平的电压。此外，第二升压时钟驱动器102 从输出(^)输出低电平的电压。这时，在第一升压电容器111上产生对应于(电源电压 VCC-基于二极管连接A的N沟道MOSFET (第一防回流电路103)的阈值电压Vtn2)的电压。 因此，第一升压电容器111积累对应于电压(VCC-Vtn2)的电荷。接下来，在t2时刻，时钟OSCl转变成低电平，而时钟0SC2处于高电平。那么，第一升压时钟驱动器101从输出(Vl)输出对应于(电源电压VCC-二极管连接A的N沟道 MOSFET (第三防回流电路105)的阈值电压Vtnl)的电压。此外，第二升压时钟驱动器102 从输出(V2)输出低电平的电压。这时，在第二升压电容器112上产生(VCC-Vtnl)的电压，并且第二升压电容器112积累对应于电压(VCC-Vtnl)的电荷。此外，第一升压时钟驱动器101从输出(Vl)输出(VCC-Vtnl)的电压，并且第一升压电容器111积累对应于电压
7(VCC-Vtn2)的电荷。因此，从表达式(6)得到在节点V3处的电压V3 = 2XVCC-Vtn2-Vtnl ......表达式(6)在该情况中，在节点V3处的电压高于电源电压VCC。然而，第一防回流电路103阻止电流流向电源电位一侧。在t3时刻，时钟OSCl位于低电平，且时钟0SC2转变成低电平。那么，第一升压时钟驱动器101从输出(Vl)输出高电平的电压，第二升压时钟驱动器102从输出(V2) 输出高电平的电压。这时，第一升压电容器111积累对应于电压(VCC-Vtn2)的电荷，第二升压电容器112积累对应于电压(VCC-Vtnl)的电荷。因此，在节点Vl处的电压等于 “(VCC-Vtnl)+VCC”，并且从表达式(7)得到在节点V3处的电压V3 = 3XVCC-Vtnl-Vtn2 ......表达式(7)在该情况中，在节点Vl处的电压高于电源电压VCC。然而，第三防回流电路105阻止电流回流，于是电流不从节点Vl流出到电源电位。此外，在节点V3处的电压高于电源电压VCC，而第一防回流电路103阻止电流从节点V3流出到电源电位。在第一实施例的电荷泵电路中，连接在第一升压电容器111和第二升压电容器 112之间的第一升压时钟驱动器101对第一升压电容器111进行充电，第一升压时钟驱动器 101升压第一升压电容器111。此外，通过升压第一升压电容器111对第二升压电容器112 进行充电，在此之后，连接第二升压电容器112的第二升压时钟驱动器102升压第二升压电容器112以进一步升压第一升压电容器111。基于上述操作，产生上述表达式(7)表示的电压。节点V3通过第二防回流电路104连接电荷泵电路的输出。此外，容性负载113连接在电荷泵电路的输出和接地电位之间。因此，电荷泵电路输出电压V0UT，其是通过从节点V3减去基于二极管连接B的N沟道MOSFET (第二防回流电路104)的阈值电压Vtn3计算得到的，如表达式(8)所表示VOUT = 3XVCC-Vtnl-Vtn2-Vtn3 ......表达式(8)也就是说，连接电荷泵电路输出的容性负载113积累对应于从上述表达式(8)得到的电压的电荷。从tl到t3时刻的操作从t3时刻向前开始重复。通过上述操作，第一实施例的电荷泵电路分两步将电源电压升压到从上述表达式 (8)得到的电压。这里，在第一实施例的电荷泵电路中，第一和第二升压电容器111和112 串联连接。因此，在容性元件的实际形成中，能够以简单的方式实现一个容性元件层叠在另一个容性元件上的所谓的层叠结构。也就是说，在现有的电荷泵电路中，为了分两步逐步提升电压，两个升压电容器是并联连接的。相反，本实施例的串联连接实现了层叠结构，从而容性元件能够具有与以单步提升电压的电荷泵电路中的容性元件几乎相同的芯片面积。图3是示出第一实施例的电荷泵电路100的布局的示意图。为了达到比较的目的， 图13是示出了现有的单级电荷泵电路800的布局的示意图，图14是示出了现有的双级电荷泵电路1000的布局的示意图。考虑到图1的电荷泵电路100的布局中每个模块的面积，如图3所示，例如，作为电容器的升压电容器111和112以及容性负载113总计占用90，000 μ m2，用于振荡时钟 OSCl和时钟0SC2的振荡电路占用36，000 μ m2，作为驱动级的第一和第二升压时钟驱动器 101和102占用14，400 μ m2，作为防回流MOS的防回流电路103到105用占19，200 μ m2。相反，对于现有的单级电荷泵电路800的布局中的每个模块的面积，如图13所示，例如，作为电容器的升压电容器811和容性负载813占用90，000 μ m2，用于振荡时钟OSCl的振荡电路占用33，600 μ m2，作为驱动级的升压时钟驱动器801占用6，000 μ m2，作为防回流MOS的防回流电路802和803占用19，200 μ m2。此外，对于现有的双级电荷泵电路1000的布局中的每个模块的面积，如图14所示，例如，作为电容器的升压电容器811和1011以及容性负载 813占用180，000 μ m2，用于振荡时钟OSCl的振荡电路占用33，600 μ m2，作为驱动级的第一和第二升压时钟驱动器801和1001占用12，000 μ m2，作为防回流MOS的防回流电路802、 803 和 1002 占用 28，800 μ m2。这样，尽管这个实施例的电荷泵电路100的布局需要的驱动级和振荡电路的面积稍微大于图14的现有双级电荷泵电路的驱动级和振荡电路的面积，但组成大部分芯片面积的电容器的面积几乎等于现有的单级电荷泵电路的电容器的面积。在现有的半导体器件中，包括栅绝缘膜的大的容性元件组成了大部分的半导体芯片表面积，双级电荷泵电路需要的容性元件的面积是单级电荷泵电路的1. 7到1. 8倍。然而，第一实施例的电路需要的容性元件的面积仅是单级电荷泵电路的1. 1倍。在现有单级电荷泵电路面积的增加方面来比较上述结果，该实施例的电路仅呈了现有双级电荷泵电路的增加的1/10的面积增加，因此能够期待显著的改进。此外，基于二极管连接A的MOSFET的阈值电压大约是0. 8V，基于二极管连接B的 MOSFET的阈值电压大约是1. 9V。在现有双级电荷泵电路中，需要基于二极管连接B的两个防回流电路，而第一实施例的电荷泵电路仅需要基于二极管连接B的一个防回流电路。结果，第一实施例电荷泵电路的防回流电路中升压电压损耗小于现有双级电荷泵电路。换句话说，第一实施例电荷泵电路的升压电压比现有电荷泵电路的升压电压高二极管连接A和二极管连接B之间的阈值电压的差值。例如，假设电源电压是5V，双级电荷泵电路的升压电压等于10. 4V( = 15V-0. 8V-1.9V-1.9V)，而第一实施例的电荷泵电路的升压电压等于 11. 5V( = 15V-0. 8V-0. 8V-1. 9V)。第一实施例的电荷泵电路获得的升压电压比现有双级电荷泵电路高1. IV。也就是说，根据第一实施例的电荷泵电路，电压效率能够提高。图4示出了本发明的升压电压和相关技术的升压电压的比较结果。单级电荷泵电路的电压增加了 1.4-1. 6倍，双级电荷泵电路的电压增加了 1.8-2. 1倍，而本发明电路的电压增加了 2. 1-2. 3倍，本发明增加的电压大约是双级电荷泵电路的1. 13倍。 本发明的电荷泵电路具有串联连接的两个升压电容器111和112。因此，在容性元件的实际形成时，能够以简单的方式实现一个容性元件层叠在另一个容性元件上的所谓层叠结构。如上面论述的，本发明的电荷泵电路获得的升压电压高于现有的双级电荷泵电路，而芯片面积几乎等于单级电荷泵电路的芯片面积。因此，能够以低成本将具有高升压效率的电荷泵电路贴装于半导体芯片。第二实施例图5是示出根据本发明第二实施例的电荷泵电路500的电路图。第二实施例的电荷泵电路500和第一实施例的电荷泵电路100的区别只在于作为升压电容器或容性负载的元件。也就是说，在第一实施例的电荷泵电路100中，电容器元件被用作第一升压电容器、 第二升压电容器和容性负载。相反，在第二实施例的电荷泵电路500中，耗尽型MOSFET元件的寄生电容被用作第一升压电容器和第二升压电容器。此外，增强型MOSFET元件的寄生电容被用作为容性负载。其他组件和第一实施例的相同并以相同的方式工作。接下来，描述该实施例的第一和第二升压电容器，也就是说，使用耗尽型MOSFET 的寄生电容的容性元件。图6是耗尽型MOSFET的示意截面图。在耗尽型MOSFET 600中，由N+半导体构成的源/漏区(S/D区)602形成在由组成衬底的P型半导体构成的P阱区601的预定位置中， 源极或漏极端603连接到那里。由于在与S/D区602相对的P阱区601中的具有正电荷的空穴，因此形成耗尽层60加。此外，作为绝缘层的栅氧化膜形成在S/D区602上的预定位置，栅电极605形成在栅氧化膜604上。栅电极605连接栅极端606。此外，由P+半导体构成的背栅端区607形成在P阱区601的预定位置，该背栅端区607具有的杂质浓度高于 P阱区，阱端608连接背栅端区607。寄生电容定义在耗尽型MOSFET 500的各个区之间。图7是寄生负载元件的示意图。栅氧化膜电容701定义在栅电极605和S/D区602之间。此外，PN结电容702定义在 S/D区602和P阱区601之间。通过布线为每个区提供的端，这些电容被作为容性负载。也就是说，阱端电连接背栅，而和源极/漏极电绝缘。在第二实施例的电荷泵电路500中，耗尽型MOSFET 511的栅极端连接第一防回流电路103的节点V53，源极和漏极端连接第一升压时钟驱动器101的输出(V51)。因此，栅氧化膜电容701能够代替第一实施例的电荷泵电路的第一升压电容器111。此外，耗尽型 M0SFET511的背栅端连接第二升压时钟驱动器102的输出(V52)，由此PN结电容702能够代替第一实施例的电荷泵电路的第二升压电容器112。而且，第二实施例的电荷泵电路的输出连接增强型MOSFET 512的栅极，并且源极端、漏极端、阱端连接接地电位。结果，增强型 M0SFET512的栅氧化膜电容能够代替第一实施例的电荷泵电路的容性负载113。根据第二实施例的电荷泵电路，一个耗尽型MOSFET的寄生电容能够代替串联连接的两个升压电容器。也就是说，耗尽型MOSFET的寄生电容能有效地用于将串联连接的两个容性负载元件替换成一个耗尽型M0SFET。因此，能够节省占用大部分芯片面积的容性元件的面积。在本发明的第二实施例中，耗尽型N沟道MOSFET 511的源极/漏极端和阱端之间的PN结电容702被用作第二升压电容器112，并且位于栅氧化膜电容701下面。因此，第二升压电容器112和第一升压电容器111重叠。结果，能够节省现有双级电路所需的第二升压电容器1011的一维表面积。如上所述，在根据本发明第二实施例的电荷泵电路中，耗尽型MOSFET被用作升压电容器，栅氧化膜电容701被用作第一升压电容器111，PN结电容702被用作第二升压电容器111，因而两个串联连接的容性元件能够很容易地被层叠并贴装于半导体器件。对于这种结构，和现有的双级电荷泵电路不同，升压电容器不需要大的半导体芯片表面积，由此以与单级电荷泵电路几乎相同的半导体芯片面积能够获得比双级电荷泵电路高的升压电压，这导致了显著降低半导体芯片的成本。如上述阐明的，本发明的电荷泵电路能够以与单级电路几乎相同的芯片面积获得比现有双级电路高的升压电压。而且，耗尽型MOSFET被用作升压电容器，从而更容易地实现两个升压电容器的串联连接，这使半导体芯片的成本进一步降低。
很明显，本发明并不限于上述实施例，在不脱离本发明的范围和精神，能够对上述实施例进行修改和变化。
权利要求
1.一种电荷泵电路，包括耗尽型MOSFET元件；第一升压时钟驱动器，其连接在第一升压电容器和第二升压电容器之间，用于升压所述第一升压电容器；以及第二升压时钟驱动器，其连接所述第二升压电容器，用于在所述第一升压时钟驱动器升压所述第一升压电容器之后升压所述第一升压电容器和所述第二升压电容器；其中，所述耗尽型MOSFET元件具有阱区、在该阱区中形成的源/漏区、在所述源/漏区上形成的栅绝缘膜；以及，其中所述第一升压电容器包括形成在所述栅绝缘膜上的栅电极、所述源/漏区和所述栅绝缘膜；而所述第二升压电容器包括所述源/漏区、所述阱区以及形成在所述源/漏区与所述阱区之间的耗尽层。
2.根据权利要求1所述的电荷泵电路，其中所述耗尽型MOSFET元件是N沟道耗尽型 MOSFET。
3.根据权利要求2所述的电荷泵电路，其中所述阱区的导电类型是P型，而所述源/漏区的导电类型是N型。
4.根据权利要求1所述的电荷泵电路，进一步包括包含N沟道MOSFET和P沟道 MOSFET的反相器电路。
5.根据权利要求1-4中任一项所述的电荷泵电路，其中，所述第一升压时钟驱动器包括用于阻止电荷从所述耗尽型MOSFET元件回流到电源电位的防回流电路。
6.根据权利要求5所述的电荷泵电路，其中第一升压时钟驱动器包括串联连接在所述电源电位和接地电位之间的第一晶体管和第二晶体管，所述耗尽型MOSFET元件的所述源/漏区连接到所述第一晶体管和所述第二晶体管之间的节点，所述防回流电路连接在所述第一晶体管和该节点之间。
7.根据权利要求6所述的电荷泵电路，其中第一晶体管和所述第二晶体管分别是P沟道 MOSFET 和 N 沟道 MOSFET。
全文摘要
根据本发明实施例的电荷泵电路包括第一升压电容器；串联连接第一升压电容器的第二升压电容器；连接在第一升压电容器和第二升压电容器之间并且升压第一升压电容器的第一升压时钟驱动器；以及连接第二升压电容器并且在第一时钟驱动器升压第一升压电容器之后升压第一升压电容器和第二升压电容器的第二升压时钟驱动器。
文档编号H02M3/07GK102163916SQ20111005176
公开日2011年8月24日 申请日期2006年1月24日 优先权日2005年1月24日
发明者深海郁夫 申请人:瑞萨电子株式会社