专利名称：应用于高压升压型dc-dc转换器中的抗振铃电路的制作方法
技术领域：
本发明属于电子电路技术领域，涉及模拟集成电路，特别是一种应用于高压升压型DC-DC转换器中的抗振铃电路。
背景技术：
DC-DC变换器在很宽的输入输出电压范围内都可以保持很高的效率，广泛的应用在各类便携式电子产品中。但由于DC-DC变换器工作在开关状态，较大的输出噪声可能对一些敏感电路，比如射频电路造成影响，尤其是DC-DC工作在电感电流不连续导通模式时， 当开关管关闭时，由电感和寄生电容构成的LC回路会产生严重的高频振荡，形成振铃。振铃的存在会产生噪声和电磁干扰问题，影响系统的正常工作。因此有必要采用专门的抗振铃电路进行振铃衰减。其中最常用的方法是将电感两端短接或者并联一个小电阻达到抗振铃的目的。现有的抗振铃电路主要应用于一些降压型DC-DC转换器或低压的升压型转换器， 如图1所示，其中抗振铃电路主要包括控制电路，PMOS管M3及PMOS管M4。抗振铃电路工作的时候，控制电路输出信号V。为零电平，使PMOS管M3和PMOS管M4导通，进而使电感两端短路，达到抗振铃的目的；抗振铃电路停止工作的时候，控制电路输出信号V。电压等于PMOS 管M3和PMOS管M4的源极电压，使PMOS管M3和PMOS管M4截止，不影响DC-DC转换器的正常工作。图1中抗振铃电路中的PMOS管M3和PMOS管M4采用的是低压PMOS管，低压PMOS 管的源极和漏极之间只能承受5V的压差，源极和栅极之间也只能承受5V的压差，因此只能应用于输入输出为低压的DC-DC转换器中。但是，即使将PMOS管M3和PMOS管M4换成高压 PMOS管，这样的结构也不能应用于高压升压型DC-DC转化器中。因为通常使用的高压PMOS 管只有源极和漏极之间能承受高电压，而源极和栅极之间只能承受5V的压差。当抗振铃电路工作的时候，PMOS管M3和PMOS管M4的栅极为0电平，而PMOS管M3和PMOS管M4导通后的源极电平却为高压，从而使得PMOS管的源极和栅极之间的压差大于5V，造成PMOS管过压击穿，损坏电路。
发明内容
本发明的目的在于针对上述现有技术中的不足，提出一种应用于高压升压型 DC-DC转换器中的抗振铃电路，以使升压型DC-DC转换器高压的情况下工作时，能消除振铃现象，减少噪声，降低对系统的电磁干扰，提高DC-DC转换器的性能。为实现上述目的，本发明的用于高压升压型DC-DC转换器中的抗振铃电路包括控制电路、PMOS管M3和PMOS管M4,该PMOS管M3和M4的源极相连，输出电压Vh连接到电平移位电路的输入端，漏极分别接电感的两端；控制电路的输出信号V。连接到高压PMOS管礼和 M4的栅极，用于控制M3和M4的导通与截止，消除振铃；其特征在于PM0S管M3和PMOS管M4 均采用源极和漏极间耐压值大于12V的高压PMOS管；控制电路的输入端连接有电平移位电路，用于保证控制电路的输出信号Vc逻辑高低变化的压差不超过5V，防止高压PMOS管M3和 M4因源极和栅极的压差过大而击穿；所述的电平移位电路，包括偏置电流源电路、漏极和源极间耐压值大于12V的高压匪OS管M5、两个高压PMOS管M8,M9和两个各极耐压值均小于5V的低压PMOS管M6、M7 ；该高压NMOS管M5的漏极接DC-DC的输出电压Vott，栅极接高压PMOS管M3和M4源极的输出电压VH，源极与低压PMOS管M6、M7串联后连接到高压PMOS管M8的源极；高压PMOS管M8的栅极与高压PMOS管M9的栅极连接，高压PMOS管M9的漏极接零电平，源极输出电压\，连接到控制电路；该偏置电流源电路有两个输出端，分别与高压PMOS管M8的漏极和高压PMOS管 M9的源极相连，为这两个高压PMOS管提供恒定电流。所述的偏置电流源电路，包括电流源I1,电阻R，三个高压NMOS管M1Q、Mn、M12，两个高压PMOS管M18、M19，三个各极耐压值均小于5V低压NMOS管M13、M14, M15和两个低压PMOS 管 M^ M17 ；所述高压匪OS管Mltl与低压匪OS管M13串联连接，高压匪OS管M11与低压匪OS管 M14串联连接；高压NMOS管M12与低压NMOS管M15串联连接；三个高压NMOS管M1(1、Mn、M12的栅极相连，三个低压NMOS管M13、M14, M15的栅极相连，源极接零电平，构成共源共栅电流镜； 高压NMOS管M12的漏极连接到高压PMOS管M8的漏极，为高压PMOS管M8提供恒定电流I2 ；所述高压PMOS管M18与低压PMOS管I^6串联连接，高压PMOS管M19与低压PMOS管 M17串联连接；高压PMOS管M18与M19的栅极相连，低压PMOS管M16和M17的栅极相连，源极接DC-DC的输出电压Vott，构成共源共栅电流镜；高压PMOS管M18的漏极连接到高压NMOS管 M11的漏极，高压PMOS管M19的漏极连接到高压PMOS管M9的源极，为高压PMOS管M9提供恒定电流I3。所述的控制电路，包括反相器INV、比较器、箝位电路和输出电路；反相器INV的输入与比较器的正向输入端连接，并接控制信号K，反相器INV的输出信号XK连接到比较器的反向输入端；比较器的输出端与高压PMOS管M3和M4的源极电压Vh间连接有箝位电路；输出电路的输入端与比较器的输出端连接，输出端连接到高压PMOS管M3和M4的栅极。所述的比较器，包括两个高压匪OS管M2Q、M21，两个低压PMOS管M22、M23和电流源 I4 ；该高压NMOS管M2(1、M21作为该比较器的输入对管，高压NMOS管M2tl的栅极接输入控制信号K，高压NMOS管M21的栅极接反相器INV的输出信号XK ；电流源I4 一端接零电平，另一端连接到该高压NMOS管M2tl和M21的源极，为比较器提供尾电流；低压PMOS管M22和M23的栅极相连，源极接高压PMOS管M3和M4的源极电压VH，组成有源电流镜，作为比较器的负载； 低压PMOS管M22的漏极连接到高压NMOS管M2tl的漏极，低压PMOS管M23的漏极连接到高压 NMOS管M21的漏极，作为比较器的输出。所述的箝位电路，包括三个低压PMOS管M24、M25和M26，这三个低压PMOS管串联连接在高压PMOS管M3、M4的源极电压Vh和比较器的输出端之间，它们的栅极分别与各自的漏极连接，构成二极管接法，对比较器输出电压进行箝位。所述的输出电路，包括2个低压PMOS管M27、M29和2个低压匪OS管M28、M30 ；该低压PMOS管M27与低压NMOS管M28的栅极相连并连接到比较器的输出端，低压PMOS管M27的源极接高压PMOS管M3和M4的源极电压Vh，低压NMOS管M28的源极接电平移位电路的输出电压低压PMOS管M27与低压匪OS管M28的漏极相连，并连接到低压PMOS管M29和低压NMOS管M3tl的栅极；低压PMOS管M29的源极接高压PMOS管M3和M4的源极电压VH，低压NMOS 管M3tl的源极接电平移位电路的输出电压\，低压PMOS管M29与低压NMOS管M3tl的漏极相连，输出的电压Ve连接到高压PMOS管M3和高压PMOS管M4的栅极。本发明与现有技术相比具有以下优点本发明由于采用了高压PMOS管代替了低压PMOS管，且在控制电路的输入端连接有电平移位电路，能保证高压PMOS管栅极和源极的压差在其耐压值以内，使抗振铃电路可以在高压的条件下工作，消除高压升压型DC-DC转换器的振铃现象，减少了噪声，降低了对系统的电磁干扰，提高了 DC-DC转换器的性能。
图1为带有传统抗振铃电路的升压型DC-DC转换器原理图；图2为带有本发明的抗振铃电路的升压型DC-DC转换器原理图；图3为本发明中电平移位电路结构图；图4为本发明中控制电路结构图。
具体实施例方式以下结合附图及其实施例对本发明作进一步描述。参考图2，高压升压型DC-DC转换器主要包括本发明的抗振铃电路、高压NMOS管 M1、高压PMOS管M2、电感L和输出电容C ；电感L的一端接输入电源VIN，另一端连接到高压 NMOS管M1和高压PMOS管M2的漏极，高压NMOS管M1的栅极接驱动信号VCl，源极接零电平； 高压PMOS管M2的栅极接驱动信号VC2，源极接输出电容C的一端，作为升压型DC-DC的输出端。参考DC-DC转换器应用中的最大电压值，来确定高压PMOS管的耐压值，通常耐压值大于12V。所述本发明的抗振铃电路，包括控制电路、电平移位电路、高压PMOS管M3和M4 ；Dl 和D2分别为高压PMOS管M3和M4的寄生二极管；该PMOS管M3和M4的源极相连，输出电压 Vh连接到电平移位电路的输入端，漏极分别接电感L的两端；该控制电路的输出信号V。连接到高压PMOS管M3和M4的栅极，控制MX和M4的导通与截止，消除振铃；该电平移位电路设有两个输入端和一个输出端，第一输入端接高压PMOS管M3和M4的源极电压VH，第二输入端接DC-DC转换器的输出电压VOT，输出端的输出电压\连接到控制电路，以提供控制电路的输出信号\的逻辑低电平，保证控制电路的输出信号\逻辑高低变化的压差不超过5V， 防止高压PMOS管M3和M4因源极和栅极的压差过大而击穿。参考图3，所述的电平移位电路，包括偏置电流源电路、高压NMOS管M5、两个高压 PMOS管M8, M9和两个各极耐压值均小于5V的低压PMOS管M6、M7 ；该高压匪OS管M5的漏极接DC-DC的输出电压Vott，栅极接高压PMOS管M3和M4源极的输出电压VH，源极与低压PMOS 管M6、M7串联后连接到高压PMOS管M8的源极；高压PMOS管M8的栅极与高压PMOS管M9的栅极连接，高压PMOS管M9的漏极接零电平，源极输出电压\，连接到控制电路；该偏置电流源电路有两个输出端，分别与高压PMOS管M8的漏极和高压PMOS管M9的源极相连，为这两个高压PMOS管提供恒定电流。电平移位电路输出电压\为Vl = VH-VGS5-VSG6-VSG7-VSG8+VSG9(1)
6
其中，Vgs5为高压NMOS管M5的栅极-源极电压，Vse6为低压PMOS管M6的源极-栅极电压，Vse7为低压PMOS管M7的源极-栅极电压，Vsg8为高压PMOS管M8的源极-栅极电压，Vsg9为高压PMOS管M9的源极-栅极电压。所述偏置电流源电路，包括电流源I1,电阻R，三个高压NMOS管M1Q、Mn、M12，两个高压PMOS管M18、M19，三个各极耐压值均小于5V的低压NMOS管M13、M14, M15和两个低压PMOS 管 M^ M17 ；高压匪OS管Mltl与低压匪OS管M13串联连接，高压匪OS管M11与低压匪OS管M14 串联连接；高压NMOS管M12与低压NMOS管M15串联连接，三个高压NMOS管Mltl、M11、M12的栅极相连，三个低压NMOS管的栅极相连，源极接零电平，构成共源共栅电流镜；电流源I1串联电阻R后连接到高压NMOS管Mltl的漏极，高压NMOS管M12的漏极连接到高压PMOS管M8的漏极，为高压PMOS管M8提供恒定电流I2
权利要求
1.一种应用于高压升压型DC-DC转换器中的抗振铃电路，包括控制电路、PMOS管M3和 PMOS管M4,该PMOS管M3和M4的源极相连，输出电压Vh连接到电平移位电路的输入端，漏极分别接电感的两端；控制电路的输出信号\连接到高压PM0S管M3和虬的栅极，用于控制 M3和M4的导通与截止，消除振铃；其特征在于PM0S管M3和PMOS管M4均采用源极和漏极间耐压值大于12V的高压PMOS管；控制电路的输入端连接有电平移位电路，用于保证控制电路的输出信号\逻辑高低变化的压差不超过5V，防止高压PMOS管M3和M4因源极和栅极的压差过大而击穿；所述的电平移位电路，包括偏置电流源电路、漏极和源极间耐压值大于12V的高压匪OS管M5、两个高压PMOS管M8,M9和两个各极耐压值均小于5V的低压PMOS管M6、M7 ；该高压NMOS管M5的漏极接DC-DC的输出电压Vott，栅极接高压PMOS管M3和M4源极的输出电压 Vh,源极与低压PMOS管M6、M7串联后连接到高压PMOS管M8的源极；高压PMOS管M8的栅极与高压PMOS管M9的栅极连接，高压PMOS管M9的漏极接零电平，源极输出电压\，连接到控制电路；该偏置电流源电路有两个输出端，分别与高压PMOS管M8的漏极和高压PMOS管M9 的源极相连，为这两个高压PMOS管提供恒定电流。
2.根据权利要求1所述的抗振铃电路，其特征在于所述的偏置电流源电路，包括电流源I1,电阻R，三个高压匪OS管M1(1、M11, M12，两个高压PMOS管M18、M19，三个各极耐压值均小于5V低压匪OS管M13、M14, M15和两个低压PMOS管M16、M17 ；所述高压NMOS管Mltl与低压NMOS管M13串联连接，高压NMOS管M11与低压NMOS管M14 串联连接；高压NMOS管M12与低压NMOS管M15串联连接；三个高压NMOS管Mltl、M11、M12的栅极相连，三个低压NMOS管M13、M14, M15的栅极相连，源极接零电平，构成共源共栅电流镜；高压NMOS管M12的漏极连接到高压PMOS管M8的漏极，为高压PMOS管M8提供恒定电流I2 ；所述高压PMOS管M18与低压PMOS管Mw串联连接，高压PMOS管M19与低压PMOS管M17 串联连接；高压PMOS管M18与M19的栅极相连，低压PMOS管M16和M17的栅极相连，源极接 DC-DC的输出电压Vott，构成共源共栅电流镜；高压PMOS管M18的漏极连接到高压NMOS管M11 的漏极，高压PMOS管M19的漏极连接到高压PMOS管M9的源极，为高压PMOS管M9提供恒定电流I3。
3.根据权利要求1所述的抗振铃电路，其特征在于所述的控制电路，包括反相器INV、 比较器、箝位电路和输出电路；反相器INV的输入与比较器的正向输入端连接，并接控制信号K，反相器INV的输出信号XK连接到比较器的反向输入端；比较器的输出端与高压PMOS 管M3和M4的源极电压Vh间连接有箝位电路；输出电路的输入端与比较器的输出端连接，输出端连接到高压PMOS管M3和M4的栅极。
4.根据权利要求3所述的抗振铃电路，其特征在于所述的比较器，包括两个高压NMOS 管M2Q、M21，两个低压PMOS管M22、M23和电流源I4 ；该高压NMOS管M2(1、M21作为该比较器的输入对管，高压NMOS管M20的栅极接输入控制信号K，高压NMOS管M21的栅极接反相器INV的输出信号XK ；电流源I4 一端接零电平，另一端连接到该高压NMOS管M20和M21的源极，为比较器提供尾电流；低压PMOS管M22和M23的栅极相连，源极接高压PMOS管M3和M4的源极电压VH，组成有源电流镜，作为比较器的负载；低压PMOS管M22的漏极连接到高压NMOS管M20 的漏极，低压PMOS管M23的漏极连接到高压NMOS管M21的漏极，作为比较器的输出。
5.根据权利要求3所述的抗振铃电路，其特征在于所述的箝位电路，包括三个低压PMOS管M24、M25和M26,这三个低压PMOS管串联连接在高压PMOS管M3、M4的源极电压Vh和比较器的输出端之间，它们的栅极分别与各自的漏极连接，构成二极管接法，对比较器输出电压进行箝位。
6.根据权利要求3所述的抗振铃电路，其特征在于所述的输出电路，包括2个低压 PMOS管M27、M29和2个低压匪OS管M28、M3Q ；该低压PMOS管M27与低压匪OS管M28的栅极相连并连接到比较器的输出端，低压PMOS管M27的源极接高压PMOS管M3和M4的源极电压VH， 低压NMOS管M28的源极接电平移位电路的输出电压\，低压PMOS管M27与低压NMOS管M28 的漏极相连，并连接到低压PMOS管M29和低压NMOS管M3tl的栅极；低压PMOS管M29的源极接高压PMOS管M3和M4的源极电压VH，低压NMOS管M3tl的源极接电平移位电路的输出电压 Vl,低压PMOS管M29与低压匪OS管M3tl的漏极相连，输出的电压Vc连接到高压PMOS管M3和高压PMOS管M4的栅极。
全文摘要
本发明公开了一种应用于高压升压型DC-DC转换器中的抗振铃电路，主要解决现有技术不能在高压条件下工作的缺点。该电路包括控制电路、电平移位电路、高压PMOS管M3和高压PMOS管M4；PMOS管M3和M4的源极相连，输出电压VH连接到电平移位电路的输入端，漏极分别接电感的两端；控制电路的输出信号连接到高压PMOS管M3和M4的栅极，以控制M3和M4的导通与截止，消除振铃；控制电路的输入端与电平移位电路连接，以保证高压PMOS管M3和M4的源极-栅极压差不超过5V，防止高压PMOS管M3和M4因源极和栅极的压差过大而击穿。本发明的抗振铃电路可在高压条件下工作，能消除振铃现象，减少噪声，降低对系统的电磁干扰，提高DC-DC转换器的性能，可应用于高压升压型DC-DC转换器中。
文档编号H02M1/44GK102437730SQ20111044283
公开日2012年5月2日 申请日期2011年12月24日 优先权日2011年12月24日
发明者叶强, 张震, 李亚军, 来新泉, 毛翔宇 申请人:西安启芯微电子有限公司