欠压锁定电路及开关控制电路、电源装置制造方法
【专利摘要】本申请涉及欠压锁定电路及开关控制电路、电源装置。一种根据本发明的实施例的欠压锁定电路包括：第一欠压锁定电路，所述第一欠压锁定电路将驱动电压与第一参考电压进行比较；以及，第二欠压锁定电路，所述第二欠压锁定电路基于所述驱动电压与第二参考电压的比较结果来生成欠压锁定信号。当所述驱动电压低于所述第一参考电压时，所述第一欠压锁定电路停止所述第二欠压锁定电路的运行，并当所述驱动电压高于所述第一参考电压时，所述第一欠压锁定电路使所述第二欠压锁定电路运行。所述第一欠压锁定电路的功耗受限于生成所述第一参考电压的第一电流。
【专利说明】欠压锁定电路及开关控制电路、电源装置
【技术领域】
[0001]本发明的实施例涉及欠压锁定电路。具体地，这些实施例涉及可应用于集成电路中的欠压锁定电路，该集成电路控制电源中的高电压输出。
【背景技术】
[0002]欠压锁定电路被用于控制电源的切换操作的集成电路(在下文中，称这种集成电路为开关控制电路)。该欠压锁定电路对如下的保护操作加以控制:当提供给开关控制电路的驱动电压为欠电压时，停止该开关控制电路的运行。例如，开关控制电路的栅极信号的使能电平可根据驱动电压来确定。
[0003]常规的欠压锁定电路被连接到驱动电压，并且通过将该驱动电压与预定的参考范围相比较来确定电压是否为欠电压。在这种情况下，当驱动电压处于异常范围时，也就是说，当驱动电压为欠电压时，在欠压锁定电路中产生静态电流。也就是说，虽然执行用于欠压锁定的保护操作，但是由于该静态电流，在欠压锁定电路中产生功耗。因此，功耗增加。
[0004]为了阻止功耗的增加，根据常规的技术，关闭信号被从外部提供给开关控制电路以停止欠压锁定电路的运行。然而，该关闭信号应转换成适于开关控制电路的电压范围，而该开关控制电路被施加到提供高电压的电源上。这就导致开关控制电路在尺寸上的增加，并且在该转换期间又额外地产生功耗。
[0005]在该【背景技术】部分公开的上述信息仅用于增强对本发明的【背景技术】的理解，因此可包含不构成该国内本领域的普通技术人员已知的现有技术的信息。
【发明内容】
[0006]本发明的实施例提供一种欠压锁定电路，所述欠压锁定电路可减少欠压锁定电路的功耗，同时使开关控制电路在尺寸上的增加最小，并且提供一种包括所述欠压锁定电路的开关控制电路及电源。
[0007]根据实施例的欠压锁定电路包括:第一欠压锁定电路，所述第一欠压锁定电路被配置为将驱动电压与第一参考电压进行比较；以及，第二欠压锁定电路，所述第二欠压锁定电路被配置为基于所述驱动电压与所述第二参考电压之间的比较结果生成欠压锁定信号。所述第一欠压锁定电路被配置为:当所述驱动电压低于所述第一参考电压时，停止所述第二欠压锁定电路的运行；并且，当所述驱动电压高于所述第一参考电压时，使所述第二欠压锁定电路运行。所述第一欠压锁定电路的功耗受限于生成所述第一参考电压的第一电流。
[0008]所述第一欠压锁定电路包括:第一参考电压源，所述第一参考电压源被配置为利用所述第一电流来生成第一参考电压；以及，比较装置，所述比较装置被配置为输出所述第一参考电压与所述驱动电压之间的比较结果。所述第二欠压锁定电路的运行是基于所述比较装置的输出进行控制的。
[0009]所述比较装置包括:第一晶体管，所述第一晶体管包括栅极、第一端子和第二端子，所述第一参考电压被输入至所述第一晶体管的栅极，所述第一晶体管的第一端子与所述驱动电压耦合，所述第一晶体管的第二端子与所述比较装置的输出端耦合；以及，第二晶体管，所述第二晶体管被配置为通过镜像所述第一电流来控制流向所述第一晶体管的电流。
[0010]所述第一参考电压源包括:第一电流源和第二电流源，所述第一电流源和第二电流源被配置为提供所述第一电流；第三晶体管，所述第三晶体管包括漏极和栅极，所述第三晶体管的漏极耦合到所述第一电流源，所述第三晶体管的栅极耦合到所述第三晶体管的漏极；以及，第四晶体管，所述第四晶体管包括漏极和栅极，所述第四晶体管的漏极耦合到所述第二电流源和所述第一晶体管的源极，所述第四晶体管的栅极耦合到所述第四晶体管的漏极。所述第二晶体管的栅极和所述第四晶体管的栅极相耦合，从而形成电流镜。
[0011]所述第一参考电压为所述第三晶体管的栅-源电压与所述第四晶体管的栅-源电压之和。
[0012]所述第二欠压锁定电路包括:开关，所述开关耦合到所述驱动电压，并且所述开关被配置为基于一控制信号进行切换，该控制信号是基于在所述第一欠压锁定电路中所述驱动电压与所述第一参考电压之间的比较结果而生成的；多个电阻器，所述多个电阻器与所述开关串联连接；参考电压源，所述参考电压源被配置为提供所述第二参考电压；欠压比较器，所述欠压比较器包括第一输入端子和第二输入端子，所述第一输入端子与所述参考电压源耦合，所述第二输入端子耦合到所述多个电阻器中的第一电阻器与第二电阻器相耦合处的节点的检测电压，并且所述欠压比较器被配置为基于所述第一输入端子的输入与所述检测电压之间的比较结果来生成欠压锁定信号；以及，第五晶体管，所述第五晶体管并联耦合到所述多个电阻器中的第三电阻器。所述第五晶体管受控于所述欠压锁定信号。
[0013]所述第二欠压锁定电路进一步包括:第三电流源，所述第三电流源提供电流以对所述参考电压源进行偏置。
[0014]所述参考电压源包括齐纳二极管，所述第三电流源的电流被提供给所述齐纳二极管的阴极，并且所述齐纳二极管的阴极被耦合到所述欠压比较器的所述第一输入端子。所述第二参考电压是基于所述齐纳二极管的齐纳电压进行确定的。
[0015]所述开关的第一端子被耦合到所述驱动电压，所述开关的第二端子被耦合到所述多个电阻器中的第一电阻器的第一端子上，所述第一电阻器的第二端子被耦合到所述第二电阻器的第一端子上，并且所述第三电阻器的第一端子被耦合到所述第二电阻器的第二端上子。
[0016]所述欠压比较器具有滞回特性。当所述检测电压从低电压增加到高电压时，所述第二参考电压基于所述滞回特性变为高参考电压，并当所述检测电压从高电压降低到低电压时，所述第二参考电压基于所述滞回特性变为低参考电压。
[0017]所述第一欠压锁定电路包括比较装置，所述比较装置被配置为基于所述第一参考电压与所述驱动电压之间的比较结果来输出所述控制信号。
[0018]所述第一欠压锁定电路包括:第一晶体管，所述第一晶体管包括栅极、第一端子以及第二端子，所述第一参考电压被输入至所述第一晶体管的栅极，所述第一晶体管的第一端子耦合到所述驱动电压，所述第一晶体管的第二端子耦合到所述比较装置的输出端子。当所述驱动电压变为高于所述第一参考电压且所述第一晶体管因此而接通时，所述控制信号在所述驱动电压的作用下改变为一个能够接通所述开关的电平。[0019]所述第一欠压锁定电路进一步包括:第一电流源和第二电流源，所述第一电流源和第二电流源被配置为提供所述第一电流；以及，第二晶体管，所述第二晶体管被配置为通过镜像所述第一电流来控制流向所述第一晶体管的电流。
[0020]所述第一欠压锁定电路进一步包括:第三晶体管，所述第三晶体管包括漏极和栅极，所述第三晶体管的漏极耦合到所述第一电流源，所述第三晶体管的栅极耦合到所述第三晶体管的漏极；以及，第四晶体管，所述第四晶体管包括漏极和栅极，所述第四晶体管的漏极耦合到所述第二电流源和所述第一晶体管的源极上，并且所述第四晶体管的栅极耦合到所述第四晶体管的漏极。所述第二晶体管的栅极与所述第四晶体管的栅极相耦合，从而形成电流镜。
[0021]根据实施例的开关控制电路控制高侧开关和低侧开关的切换操作。所述开关控制电路包括:第一欠压锁定电路，所述第一欠压锁定电路被配置为将用于控制所述高侧开关的切换操作的驱动电压与第一参考电压进行比较；以及，第二欠压锁定电路，所述第二欠压锁定电路被配置为基于所述驱动电压与第二参考电压之间的比较结果来生成欠压锁定信号。所述第一欠压锁定电路被配置为:当所述驱动电压低于所述第一参考电压时，停止所述第二欠压锁定电路的运行；并且当所述驱动电压高于所述第一参考电压时，使所述第二欠压锁定电路运行。所述第一欠压锁定电路的功耗受限于生成所述第一参考电压的第一电流。
[0022]所述开关控制电路包括:驱动控制器，所述驱动控制器被配置为基于输入信号生成用于控制所述高侧开关的切换操作的第一驱动信号以及用于控制所述低侧开关的切换操作的第二驱动信号；短脉冲发生器，所述短脉冲发生器被配置为基于所述第一驱动信号来生成第一脉冲和第二脉冲；高侧电平移位器，所述高侧电平移位器被配置为:将所述第一脉冲和所述第二脉冲电平移位成第一逻辑信号和第二逻辑信号，所述第一逻辑信号和第二逻辑信号参照所述高侧开关耦合到所述低侧开关处的节点的输出电压；以及，SR锁存器，所述SR锁存器被配置为基于所述第一逻辑信号和所述第二逻辑信号生成用于控制所述高侧开关的切换操作的第一切换控制信号。
[0023]当所述驱动电压低于所述第二参考电压时，所述第二欠压锁定电路产生一输出，所述第二欠压锁定电路的所述输出使所述SR锁存器的输出进行复位，从而停止所述高侧开关的切换操作。
[0024]根据实施例的电源包括:高侧开关；低侧开关，所述低侧开关与所述高侧开关串联连接；开关控制电路，所述开关控制电路被配置为控制所述高侧开关与所述低侧开关的切换操作；二极管和电容器，所述二极管和电容器串联连接在电源电压与输出电压之间，所述电源电压被提供用于所述开关控制电路的运行，所述输出电压为所述高侧开关与所述低侧开关相耦合处的节点的输出电压。所述开关控制电路包括:第一欠压锁定电路，所述第一欠压锁定电路将在所述电容器中生成的驱动电压与第一参考电压进行比较；以及，第二欠压锁定电路，所述第二欠压锁定电路被配置为基于所述驱动电压与第二参考电压之间的比较结果来生成欠压锁定信号。当所述驱动电压低于所述第一参考电压时，所述第一欠压锁定电路停止所述第二欠压锁定电路的运行，并当所述驱动电压高于所述第一参考电压时，使所述第二欠压锁定电路运行。所述第一欠压锁定电路的功耗受限于生成所述第一参考电压的第一电流。[0025]根据本发明的实施例，提供了 一种欠压锁定电路，所述欠压锁定电路可减少欠压锁定电路的功耗，同时使开关控制电路在尺寸上的增加最小，还提供了一种开关控制电路以及一种电源，所述开关控制电路包括所述欠压锁定电路，所述电源包括所述欠压锁定电路。
【专利附图】
【附图说明】
[0026]图1示出了根据本发明一实施例的欠压锁定电路；
[0027]图2为根据本发明的所述实施例的第一欠压锁定电路；
[0028]图3示出了根据本发明的所述实施例的根据时间的驱动电压波形；
[0029]图4示出了根据本发明的所述实施例的电源；
[0030]图5示出了根据本发明的所述实施例的开关控制电路；
[0031]图6为根据本发明的所述实施例的开关控制电路的信号的波形图。
[0032]附图标记说明
[0033]电源1，
[0034]开关控制电路2，
[0035]欠压锁定电路10，
[0036]第一欠压锁定电路100，
[0037]第二欠压锁定电路200，
[0038]比较装置110，
[0039]第一参考电压源120，
[0040]参考电压源240，
[0041]晶体管(111，112，123，124,250),
[0042]第一反向晶体管TR1，
[0043]第二反向晶体管TR2
[0044]第一电流源121，
[0045]第二电流源122，
[0046]电流源230，
[0047]开关210，
[0048]第一到第三电阻器R1-R3，
[0049]欠压比较器220
[0050]高侧开关Ml，
[0051]低侧开关M2，
[0052]电阻器Rl I，Rl2，RDT，RVB，
[0053]电容器CVDD，CVB，
[0054]二极管 DVB，
[0055]低侧欠压锁定电路15，
[0056]高侧驱动器20，
[0057]低侧驱动器25，
[0058]SR 锁存器 30，[0059]高侧电平移位器40，
[0060]低侧电平移位器45，
[0061]短脉冲发生器50，
[0062]驱动控制器60，
[0063]延迟单元70，
[0064]第一到第四驱动开关(S1-S4)，
[0065]噪声消除器41
【具体实施方式】
[0066]在下面的详细描述中，只是通过说明的方式仅示出和描述了本发明的特定实施例。正如本领域的技术人员会意识到的，在完全不脱离本发明的精神和范围的情况下，所描述的实施例能够以多种不同方式进行修改。因此，附图和描述应被认为实质上是说明性的，而非限制性的。相同的附图标记在整个说明书中表示相同的元件。
[0067]在整个说明书以及随后的权利要求中，当描述一个元件“耦合”到另一元件时，该元件可“直接耦合”到另一元件，或通过第三元件“电耦合”到另一元件。另外，除非明确的相反描述，单词“包括”和“包含”将被理解为意味包括所述元件，但不排除任何其他的元件。
[0068]在下文中，将参照附图对一种根据本发明的实施例的欠压锁定电路、包括所述欠压锁定电路的开关控制电路以及电源进行描述。
[0069]图1示出了根据本发明一实施例的欠压锁定电路。
[0070]如图1所示，在欠压锁定电路10中，电压VS为接地电压，并且电压VB为驱动电压。该欠压锁定电路10包括第一欠压锁定电路100和第二欠压锁定电路200。
[0071]第一欠压锁定电路100，通过根据驱动电压VB与第一参考电压VRl之间的比较结果对第二欠压锁定电路200的运行进行控制，来减少第二欠压锁定电路200的功耗。
[0072]例如，当驱动电压VB低于第一参考电压VRl时，第一欠压锁定电路100停止第二欠压锁定电路200的运行，并且，当驱动电压VB高于第一参考电压VRl时，第一欠压锁定电路100使第二欠压锁定电路200运行。因此，产生于驱动电压VB低于第一参考电压VRl时的功耗可被减少。
[0073]在这种情况下，第一欠压锁定电路100可被设计为与第二欠压锁定电路200相比消耗更低的功率。
[0074]例如，第一欠压锁定电路100包括比较装置110和第一参考电压源120。当驱动电压VB低于第一参考电压VRl时,功耗通过第一电流产生,该第一电流仅在第一欠压锁定电路100中生成第一参考电压VRl。在这种情况下，第一参考电压VRl为低电平使得第一电流小，因此功耗低。此外，当驱动电压VB高于第一参考电压VRl时，从驱动电压VB流向电压VS的电流被第一电流限制，因此相应的功耗低。
[0075]比较装置110的第一输入端子(+ )被连接到驱动电压VB，并且比较装置110的第二输入端子(_)被连接到第一参考电压VR1。当第一输入端子(+ )的输入高于第二输入端子(_)的输入时，比较装置110的输出为高电平，并且，当第一输入端子(+ )的输入低于第二输入端子(-)的输入时，比较装置110的输出为低电平。
[0076]比较装置110的输出为控制信号Ul，该控制信号Ul控制第二欠压锁定电路200的运行。通过高于预定的电平的控制信号Ul来启动第二欠压锁定电路200，并且根据低电平控制信号Ul来停止第二欠压锁定电路200的运行。
[0077]第一参考电压源120利用第一电流来生成第一参考电压VRl。在这种情况下,第一参考电压源120的地电势为电压VS。
[0078]图2示出了根据本发明的所述实施例的欠压锁定电路的一个示例。
[0079]如图2所示，比较装置110包括晶体管111和晶体管112。第一参考电压源120包括:第一电流源121、第二电流源122、晶体管123，以及晶体管124。
[0080]晶体管111的源极被连接到驱动电压VB，晶体管111的栅极被连接到第一参考电压VRl，并且晶体管111的漏极被连接到控制信号Ul。
[0081]晶体管112的源极被连接到电压VS，晶体管112的栅极被连接到晶体管124的栅极，并且晶体管112的漏极被连接到控制信号Ul。
[0082]晶体管112与晶体管124形成电流镜，并且晶体管112的栅-源电压高于阈值电压，因此，晶体管112处于接通状态。然而，当晶体管111处于截止状态时，没有电流可流向晶体管112。当晶体管111处于接通状态时，晶体管112恒定地控制流向晶体管111的电流。
[0083]在进一步细化中，当晶体管111处于接通状态时，流向晶体管111的第一电流源121和第二电流源122的电流和(12+13)被镜像，然后流向晶体管112。因此，流向比较装置110的电流受控于通过晶体管112自电流和(12+13)镜像得到的电流。
[0084]第一电流源121生成电流12，并且第二电流源122生成电流13。在本发明的所述实施例中，电流12和电流13被设置为彼此相等。
[0085]晶体管123的栅极和漏极为二极管连接的，并且，晶体管123的源极被连接到晶体管124的漏极。晶体管123的漏极被连接到第一电流源121，并且，电流12流过晶体管123。
[0086]晶体管124处于二极管连接状态，并且，晶体管124的源极被连接到电压VS。晶体管124的漏极被连接到第二电流源122，并且电流12和电流13流过晶体管124。也就是说，两倍12 (2*12)电流流过晶体管124。
[0087]当电流12流向晶体管123时，在晶体管123中生成Vgs的两端电压，并当两倍的电流12流向晶体管124时，在晶体管124中生成2Vgs的两端电压。因此，第一参考电压VRl等于电压VS与电压3Vgs之和(VRl=VS+3Vgs)。
[0088]因为当驱动电压VB为电压VS时，晶体管111处于截止状态且晶体管112处于接通状态，所以电压VS变为控制信号Ul的电压电平。在这种情况下，通过控制信号Ul来截止开关210。
[0089]当驱动电压VB高于第一参考电压VRl，因而晶体管111接通时，电流流过晶体管111和晶体管112。驱动电压VB由在晶体管111和晶体管112之间的导通电阻进行分压，并且，控制信号Ul变为分压的电压电平。在这种情况下，通过控制信号Ul来接通开关210。
[0090]回到图1，第二欠压锁定电路200包括:开关210、第一电阻器Rl到第三电阻器R4、欠压比较器220、电流源230、参考电压源240，以及晶体管250。
[0091]开关210包括晶体管211，并且，该晶体管211根据控制信号Ul来执行切换操作。该晶体管211包括漏极、源极和栅极，所述晶体管211的漏极被连接到驱动电压VB，所述晶体管211的栅极被提供有控制信号U1，以及，所述晶体管211的源极被连接到电阻器Rl的第一端子。
[0092]第一电阻器R1、第二电阻器R2以及第三电阻器R3串联连接在开关210与电压VS之间。第一电阻器Rl的第二端子与第二电阻器R2的第一端子被连接到欠压比较器220的反向端子(_)。
[0093]第二电阻器R2的第二端子被连接到第三电阻器R3的第一端子，并且，第三电阻器R3的第二端子被连接到电压VS。晶体管250与第三电阻器R3并联连接，并根据欠压锁定信号UVL0_0UT来执行切换操作。晶体管250包括源极、漏极和栅极，所述晶体管250的源极被连接到第三电阻器R3的第一端子，所述晶体管250漏极被连接到电压VS，所述晶体管250栅极被提供有欠压锁定信号UVL0_0UT。
[0094]电流源230提供用于对参考电压源240进行偏置的电流II。参考电压源240包括齐纳二极管241并提供第二参考电压VR2。齐纳二极管241的阴极被连接到电流源230，并且，齐纳二极管241的阳极被连接到电压VS。齐纳二极管241保持在阴极与阳极之间的电压为预定的齐纳电压。第二参考电压VR2可以是电压VS与齐纳二极管241的齐纳电压之和。
[0095]欠压比较器220根据连接到第一电阻器Rl和第二电阻器R2的节点的电压U2(在下文中，称为检测电压)与第二参考电压VR2之间的比较结果，来确定驱动电压VB是否为欠电压。
[0096]欠压比较器220包括:反向端子(_)，所述反向端子被输入检测电压U2 ;以及，非反向端子( + )，所述非反向端子被输入第二参考电压VR2。当非反向端子(+ )的输入高于反向端子(_)的输入时，欠压比较器220生成高电平欠压锁定信号UVL0_0UT。当非反向端子(+ )的输入低于反向端子(_)的输入时，欠压比较器220生成低电平欠压锁定信号UVL0_OUT。
[0097]例如，欠压比较器220具有滞回特性，因此根据该滞回特性，参考电压VR2变为低参考电压UVLO-与高参考电压UVLO+中的一个。当反向端子(_)的输入从低电压增加到高电压时，欠压比较器220比较高参考电压UVLO+与反向端子(-)的输入。相反的，当反向端子(_)的输入从高电压减小到低电压时，欠压比较器220比较低参考电压UVLO-与反向端子(_)的输入。
[0098]在下文中，根据本发明的实施例的欠压锁定电路的运行将参照图3进行描述。
[0099]图3示出了用于描述本发明的实施例的根据时间的驱动电压波形。
[0100]图3中所示的驱动电压VB的波形被设置为先增加后减小。然而，这种设置用于根据本发明的实施例的欠压锁定电路的描述，并且，本发明的实施例不限于此。
[0101 ] 从时刻TO处，驱动电压VB开始增加。因为从时刻TO直到时刻Tl，驱动电压VB低于第一参考电压VR1，所以比较装置110输出低电平输出。也就是说，控制信号Ul为低电平。
[0102]在时刻Tl处，驱动电压VB达到参考电压VRl，并且比较装置110的输出，也就是说，控制信号Ul增加到高电平。
[0103]在时段TO到Tl期间，晶体管211保持截止状态，因此，不能为第二欠压锁定电路200提供驱动电压VB。因此，由于流向电阻器(比如说，Rl到R3)的电流而产生的功耗不会出现。[0104]由第二参考电压VR2确定的高参考电压UVLO+高于欠压比较器220的反向端子(_)的输入，因此，欠压比较器220输出高电平欠压锁定信号UVL0_0UT。当根据本发明的实施例的欠压锁定信号UVL0_0UT为低电平时，驱动电压VB处于正常范围内，并且当欠压锁定信号UVL0_0UT为高电平时，驱动电压VB处于低电压范围内。
[0105]从时刻Tl处，晶体管211接通，因此检测电压U2开始增加。在时刻T2处，当增加的检测电压U2达到高参考电压UVLO+时，欠压比较器220输出低电平欠压锁定信号UVL0_OUT。然后，晶体管250被截止且检测电压U2开始增加，并且，增加斜率也从时刻T2处开始增加。
[0106]方程I
[0107]U2=[R2/(R1+R2)]*VB
[0108]方程2
[0109]U2=[(R2+R3)/(R1+R2+R3)]*VB
[0110]方程I表示在时段Tl到T2期间的检测电压U2，并且方程2表示在时刻T2之后的检测电压U2。因为(R2+R3)/(R1+R2+R3)大于R2/(R1+R2)，所以根据驱动电压VB的检测电压U2的增加斜率增加。
[0111]假设驱动电压VB从时刻T23处开始减少。因此，检测电压U2也从时刻T23处开始减少。如方程2所给出的，下降斜率为(R2+R3)/(R1+R2+R3)。当在时刻T3处，递减的检测电压达到低参考电压UVLO-时，欠压比较器220输出高电平欠压锁定信号UVL0_0UT。
[0112]然后，晶体管250被接通，因此检测电压U2减少到根据方程I的电压。另外，在时刻T3之后根据方程1，下降斜率变为R2/(R1+R2)。
[0113]当在时刻T4处，递减的驱动电压VB低于第一参考电压VRl时，比较装置110输出低电平控制信号U1。然后，晶体管211被截止。因为在时刻T3之后，检测电压U2低于低参考电压UVL0-，所以欠压锁定信号UVL0_0UT保持高电平。
[0114]如图3所示，控制信号Ul在时段Tl到T4期间为具有根据驱动电压VB的波形的高电平。
[0115]所述的，当驱动电压VB为低电平时，消耗相对较高的第二欠压锁定电路200的运行被停止，并且仅第一欠压锁定电路100被运行，因此，可减少用于欠压锁定的功耗。
[0116]在下文中，将根据本发明的所述实施例，对包括欠压锁定电路10的开关控制电路以及电源进行描述。
[0117]图4示出了根据本发明的所述实施例的电源。
[0118]如图4所示，电源I包括:开关控制电路2、高侧开关Ml、低侧开关M2、电阻器RDT和电阻器RVB、电容器CVDD和CVB，以及二极管DVB。尽管在图4中未示出，电源I可进一步包括:电压VDRV、电源电压VDD、关闭信号SD,以及提供输入信号IN的电路。
[0119]高侧开关Ml的漏极被连接到电压VB，高侧开关Ml的栅极被连接到栅极电压HO，并且，高侧开关Ml的源极被连接到电源I的输出端子。低侧开关M2的漏极被连接到电源I的输出端子，低侧开关M2的栅极被连接到栅极电压L0，并且，低侧开关M2的源极被连接到电源I的输出端子的地。
[0120]高侧开关Ml和低侧开关M2为η沟道晶体管，并且，体二极管BDl和BD2分别在高侧开关Ml的漏极与源极之间以及在低侧开关M2的漏极与源极之间形成。[0121]高侧开关Ml的源极与低侧开关M2的漏极的节点为电源I的输出端子，并且该节点的电压为输出电压VS。
[0122]输出电压VS根据高侧开关Ml和低侧开关M2的切换操作进行摆动。例如，在高侧开关Ml的接通期间，输出电压VS为电压VDRV，并且，在低侧开关M2的接通期间，输出电压VS为地电平(比如说，O伏)。
[0123]电源电压VDD提供用于开关控制电路2的运行的电压。关闭信号SD为停止开关控制电路2的运行的控制信号，并且关闭信号SD能够启动保护操作。
[0124]输入信号IN为用于控制高侧开关Ml和低侧开关M2的切换操作的信号。例如，当输入信号IN为高电平时，开关控制电路2接通高侧开关M1，并当输入信号IN为低电平时，开关控制电路2接通低侧开关M2。
[0125]电阻器RDT为确定死区的元件，并且根据设计来确定阻抗值。电容器CVDD被连接到电源电压VDD与地之间以消除电源电压VDD的噪声。
[0126]电阻器RVB的第一端子被连接到电源电压VDD，电阻器RVB的第二端子被连接到二极管DVB的阳极，并且二极管DVB的阴极被连接到电容器CVB的第一端子。电容器CVB的第二端子被连接到输出电压VS。
[0127]在二极管DVB导通时，驱动电压VB从电容器CVB的充电中产生。驱动电压VB被控制为(参照输出电压VS的)预定的更高的电平电压控制。例如，驱动电压VB提供电压用于组成元件的操作，所述组成元件控制开关控制电路2中的高侧开关Ml的切换操作。
[0128]当驱动电压VB为欠电压时，开关控制电路2生成欠压锁定信号UVL0_0UT，以停止高侧开关Ml的切换操作。例如，当检测电压US达到低参考电压UVLO-且同时驱动电压VB减少时，欠压锁定信号UVL0_0UT变为高电平，并且开关控制电路2停止高侧开关Ml的切换操作。
[0129]如图4所示，开关控制电路2包括十个连接引脚Pl到P10。连接引脚Pl被连接到驱动电压VB，连接引脚P2被连接到高侧开关Ml的栅极，并且，连接引脚P3被连接到输出电压VS。连接引脚P4被连接到低侧开关M2的栅极，并且，连接引脚P5被连接到输出端子的地(在下文中，称为第二接地)，所述输出端子为生成输出电压VS处。
[0130]连接引脚P6被连接到电源电压VDD。连接引脚P7被连接到关闭信号SD，连接引脚P9被连接到电阻器RDT的第一端子，并且连接引脚PlO被连接到输入端子的地(在下文中，称为第一接地)，所述输入端子为生成输入信号处以及电阻器RDT的第二端子。
[0131]图4示例性地示出了连接引脚Pl到PlO的排列和相应的连接配置。本发明的所述实施例不限于此。
[0132]在下文中，根据本发明的所述实施例包括欠压锁定电路的开关控制电路将参照图5和图6进行描述。
[0133]图5示出了根据本发明的所述实施例的开关控制电路。
[0134]图6为根据本发明的所述实施例的开关控制电路的信号的波形图。
[0135]开关控制电路2包括:欠压锁定电路10、低侧欠压锁定电路15、高侧驱动器20、低侧驱动器25、SR锁存器30、高侧电平移位器40、低侧电平移位器45、短脉冲发生器50、驱动控制器60、延迟单元70，以及第一驱动开关SI到第四驱动开关S4。
[0136]驱动控制器60生成第一驱动信号DRl,所述第一驱动信号DRl控制高侧开关Ml的切换操作，并生成第二驱动信号DR2，所述第二驱动信号DR2根据输入信号IN来控制低侧开关M2的切换操作。驱动控制器60确定高侧开关Ml的切换操作与低侧开关M2的切换操作之间的死区，并根据关闭信号SD来停止高侧开关Ml和低侧开关M2的切换操作。
[0137]例如，驱动控制器60识别出输入信号IN的电平，并通过在输入信号IN的电平被改变的时刻处进行同步来将第一驱动信号DRl与第二驱动信号DR2交替改变到使能电平，并且驱动控制器60识别出在第一驱动信号DRl的使能期间与第二驱动信号DR2的使能期间之间的死区。
[0138]在进一步的细化中，当输入信号IN从低电平变为高电平时，驱动控制器60在第二时刻T12处生成使能电平的第一驱动信号DRl以接通高侧开关M1，所述第二时刻T12为从第一时刻Tll延迟死区DT而得到，并且驱动控制器60在第一时刻Tll处生成禁用电平的第二驱动信号DR2以截止低侧开关M2。
[0139]当输入信号IN从高电平变为低电平时，驱动控制器60在第四时刻T24处生成使能电平的第二驱动信号DR2以接通低侧开关M2，所述第四时刻T14为从变化的第三时刻T13延迟死区而得到，并且驱动控制器60在第三时刻T13处生成禁用电平的第一驱动信号DRl以截止高侧开关Ml。
[0140]此外，驱动控制器60使开关控制电路免于输入信号IN的击穿分量，并且驱动控制器60可进一步包括滤波器电路以防止开关控制电路的故障。
[0141]驱动控制器60接收关闭信号SD，并当关闭信号SD具有启动保护操作的电平时，驱动控制器60生成禁用电平的第一驱动信号DRl与第二驱动信号DR2。
[0142]驱动控制器60被连接到第一接地，并且驱动控制器60生成与第一接地的电压电平有关的第一驱动信号DRl和第二驱动信号DR2。例如，使能电平可为与第一接地的电压电平有关的高电平，并且禁用电平可为第一接地的电压电平。
[0143]短脉冲发生器50根据第一驱动信号DRl来生成第一脉冲PUl和第二脉冲TO2。例如，短脉冲发生器50将第一脉冲PUl和第二脉冲PU2保持为高电平，然后通过在第一驱动信号DRl的上升时刻T12处进行同步来生成低电平脉冲的第一脉冲I3Ul (B卩，脉宽pw)，并且通过在第一驱动信号DRl的下降时刻T13处进行同步来生成低电平脉冲的第二脉冲(即，脉宽pw)。
[0144]高侧电平移位器40将第一脉冲PUl和第二脉冲PU2的电平变为参照输出电压VS的预定电平。例如，高侧电平移位器40分别将第一脉冲PUl和第二脉冲PU2变为高于输出电压VS的第一电平或输出电压VS的电平。
[0145]高侧电平移位器40包括:第一反向晶体管TRl、第二反向晶体管TR2、电阻器R11、电阻器R12，以及噪声消除器41。第一反向晶体管TRl和第二反向晶体管TR2为η沟道晶体管。
[0146]第一反向晶体管TRl的源极被连接到第一接地，漏极经过电阻器Rll被连接到驱动电压VB，并且栅极被连接到第一脉冲TOl。
[0147]第二反向晶体管TR2的源极被连接到第一接地，漏极经过电阻器R12被连接到驱动电压VB，并且栅极被连接到第二脉冲TO2。
[0148]当第一反向晶体管TRl处于接通状态时，第一反向电压INVl被连接到第一接地，因此变为低电平。当第一反向晶体管TRl被截止时，第一反向电压INVl变为高电平。[0149]当第二反向晶体管TR2处于接通状态时，第二反向电压INV2被连接到第一接地，因此变为低电平。当第二反向晶体管TR2被截止时，第二反向电压INV2变为高电平。
[0150]噪声消除器41在将第一反向电压INVl和第二反向电压INV2分别改变为参照输出电压VS的第一逻辑信号Gl和第二逻辑信号G2的同时，消除噪声。
[0151]例如，噪声消除器41将与第一接地有关的高电平的第一反向电压INVl (或，第二反向电压INV2)变为参照输出电压VS的高电平的第一逻辑信号Gl (或，第二逻辑信号G2)。
[0152]相反的，噪声消除器41将第一接地电平的第一反向电压INVl (或，第二反向电压INV2)变为输出电压VS电平的第一逻辑信号Gl (或，第二逻辑信号G2)。
[0153]SR锁存器30当置位端子S输入高电平时，生成高电平输出，并且当复位端子R的输入为高电平时，复位输出为低电平。置位端子S被连接到第一逻辑信号LI，复位端子R被连接到第二逻辑信号L2，并且，锁存器30的输出，也就是说，切换控制信号VCl通过输出端子Q进行输出。
[0154]在时刻T12处，当第一逻辑信号LI通过高电平的第一反向信号INVl变为高电平时，切换控制信号VCl增加到高电平。在时刻T13处，当第二逻辑信号L2通过高电平的第二反向信号INV2而变为高电平时，切换控制信号VCl减少到低电平。
[0155]高侧驱动器20根据切换控制信号VCl来生成第一栅极控制信号VGl和第二栅极控制信号VG2。
[0156]例如，当切换控制信号VCl在时段T12到T13期间为高电平时，高侧驱动器20生成第一栅极控制信号VGl以接通第一控制开关S2，并生成第二栅极控制信号VG2以截止第二控制开关S2。
[0157]相反的，当切换控制信号VCl为低电平时，高侧驱动器20生成第一栅极控制信号VGl以截止第一控制开关S2，并生成第二栅极控制信号VG2以接通第二控制开关S2。
[0158]第一控制开关SI的漏极被连接到驱动电压VB，并且栅极被连接到第一栅极控制信号VGl。第二控制开关S2的漏极被连接到第一控制开关SI的源极，栅极被连接到第二栅极控制信号VG2，并且源极被连接到输出电压VS。
[0159]第一控制开关SI的源极连接到第二控制开关S2的漏极处的节点的电压为栅极电压HI，并且，该栅极电压HO通过连接引脚P2连接到高侧开关Ml的栅极。
[0160]因为第一控制开关SI和第二控制开关S2为η沟道晶体管，所以，当第一栅极控制信号VGl为高电平时，接通第一控制开关SI，并当第二栅极控制信号VG2为高电平时，接通第二控制开关S2。
[0161]因此，在时段Τ12到Τ13期间，第一栅极控制信号VGl为高电平且第二栅极控制信号VG2为低电平。在其他时段，第一栅极控制信号VGl为低电平且第二栅极控制信号VG2为闻电平。
[0162]欠压锁定电路10为如参照图1描述的欠压锁定电路，因此，将不提供进一步的描述。欠压锁定信号UVL0_0UT被描述为提供给SR锁存器30，但本发明的实施例不限于此。
[0163]例如，当驱动电压VB为欠电压时，第二欠压锁定电路产生高电平的欠压锁定信号UVL0_0UT,该高电平的欠压锁定信号UVL0_0UT对SR锁存器30进行复位。因此，SR锁存器30生成低电平的切换控制信号VCl，从而使得高侧开关Ml被截止。
[0164]当驱动电压VB从欠电压变化到正常范围，或当驱动电压从欠电压增加到正常范围时，生成低电平的欠压锁定信号UVLO_OUT。该低电平的欠压锁定信号UVLO_OUT正常地运行SR锁存器30。也就是说，SR锁存器30根据置位端子S与复位端子R的输入来生成切换控制信号VCl。
[0165]当电源电压VDD为欠电压时，UVLO15生成保护信号PS以停止驱动控制器60的运行。电源电压VDD提供用于驱动控制器60的运行的电压。可通过关闭信号SD来停止UVLO15的运行。
[0166]低侧电平移位器45根据第二驱动信号DR2，来生成切换控制信号VC2以控制低侧开关M2的切换操作。例如，低侧电平移位器45可通过对与第二接地有关的第二驱动信号DR2进行电平移位来生成切换控制信号VC2。
[0167]低侧驱动器25根据切换控制信号VC2来生成第三栅极控制信号VG3与第四栅极控制信号VG4。
[0168]例如，当切换控制信号VC2为高电平时(即，不包括图6中时段Tll到T14的时段)，生成第三栅极控制信号VG3以接通第三控制开关S3，并生成第四栅极控制信号VG4以截止第四控制开关S4。
[0169]相反的，当切换控制信号VC2为低电平时(即，在图6中时段Tll到T14期间)，生成第三栅极控制信号VG3以截止第三控制开关S3，并生成第四栅极控制信号VG4以接通第四控制开关S4。
[0170]第三控制开关S3的漏极被连接到电源电压VDD，并且栅极被连接到第三栅极控制信号VG3。第四控制开关S4的漏极被连接到第三控制开关S3的源极，栅极被连接到第四栅极控制信号VG4，并且源极被连接到第二接地。
[0171]第三控制开关S3的源极连接到第四控制开关S4的漏极处的节点的电压为低侧栅极电压L0，并且该低侧栅极电压LO通过连接引脚P4被连接到低侧开端M2的栅极。
[0172]因为第三控制开关S3和第四控制开关S4为η沟道晶体管，所以当第三栅极控制信号VG3为高电平时，接通第三控制开关S3，并当第四栅极控制信号VG4为高电平时，接通第四控制开关S4。
[0173]因此，在时段Tll到Τ14期间，第三栅极控制信号VG3为低电平且第四栅极控制信号VG4为高电平。在其他时段期间，第三栅极控制信号VG3为高电平且第四栅极控制信号VG4为低电平。
[0174]为高侧驱动器20提供来自驱动电压VB的用于操作的电压，并且为低侧驱动器25提供来自电源电压VDD的用于操作的电压。
[0175]根据本发明的所述实施例，包括欠压锁定电路的开关控制电路和电源可减少功耗。
[0176]尽管本发明已经描述了有关目前认为是实用的实施例，但是应当理解，本发明并不局限于所公开的实施例，而是相反，本发明意在覆盖在所附的权利要求的精神和范围内的各种变型和等效的配置。
【权利要求】
1.一种欠压锁定电路，包括: 第一欠压锁定电路，其被配置为将驱动电压与第一参考电压进行比较；以及第二欠压锁定电路，其被配置为基于所述驱动电压与第二参考电压的比较结果来生成欠压锁定信号； 其中，所述第一欠压锁定电路被配置为:当所述驱动电压低于所述第一参考电压时，停止所述第二欠压锁定电路的运行；并且当所述驱动电压高于所述第一参考电压时，使所述第二欠压锁定电路运行；以及 所述第一欠压锁定电路的功耗受限于生成所述第一参考电压的第一电流。
2.根据权利要求1所述的欠压锁定电路，其中，所述第一欠压锁定电路包括: 第一参考电压源，其被配置为利用所述第一电流来生成第一参考电压；以及 比较装置，其被配置为输出所述第一参考电压与所述驱动电压之间的比较结果；并且 其中，所述第二欠压锁定电路的运行是基于所述比较装置的输出进行控制的。
3.根据权利要求2所述的欠压锁定电路，其中，所述比较装置包括: 第一晶体管，所述第一晶体管包括栅极、第一端子和第二端子，所述第一参考电压被输入至所述第一晶体管的栅极，所述第一晶体管的第一端子与所述驱动电压耦合，所述第一晶体管的第二端子与所述比较装置的输出端耦合；以及 第二晶体管，其被配置为通过镜像所述第一电流来控制流向所述第一晶体管的电流。
4.根据权利要求3所述的欠压锁定电路，其中，所述第一参考电压源包括: 第一电流源和第二电流源，所述第一电流源和第二电流源被配置为提供所述第一电流； 第三晶体管，所述第三晶体管包括漏极和栅极，所述第三晶体管的漏极耦合到所述第一电流源，所述第三晶体管的栅极耦合到所述第三晶体管的漏极；以及 第四晶体管，所述第四晶体管包括漏极和栅极，所述第四晶体管的漏极耦合到所述第二电流源和所述第一晶体管的源极，所述第四晶体管的栅极耦合到所述第四晶体管的漏极； 其中，所述第二晶体管的栅极与所述第四晶体管的栅极相耦合，从而形成一电流镜。
5.根据权利要求4所述的欠压锁定电路，其中，所述第一参考电压为所述第三晶体管的栅-源电压与所述第四晶体管的栅-源电压之和。
6.根据权利要求1所述的欠压锁定电路，其中，所述第二欠压锁定电路包括: 开关，所述开关耦合到所述驱动电压，并且所述开关被配置为基于一控制信号进行切换，该控制信号是基于在所述第一欠压锁定电路中所述驱动电压与所述第一参考电压之间的比较结果而生成的； 多个电阻器，所述多个电阻器与所述开关串联连接； 参考电压源，所述参考电压源被配置为提供所述第二参考电压； 欠压比较器，所述欠压比较器包括第一输入端子和第二输入端子，所述第一输入端子与所述参考电压源耦合，所述第二输入端子耦合到所述多个电阻器中的第一电阻器与第二电阻器相耦合处的节点的检测电压，并且所述欠压比较器被配置为基于所述第一输入端子的输入与所述检测电压之间的比较结果来生成欠压锁定信号；以及 第五晶体管，所述第五晶体管并联耦合到所述多个电阻器中的第三电阻器上，其中，所述第五晶体管受控于所述欠压锁定信号。
7.根据权利要求6所述的欠压锁定电路，其中，所述第二欠压锁定电路进一步包括:第三电流源，所述第三电流源提供电流以对所述参考电压源进行偏置。
8.根据权利要求7所述的欠压锁定电路，其中，所述参考电压源进一步包括: 齐纳二极管，其中 所述第三电流源的电流被提供给所述齐纳二极管的阴极，并且所述齐纳二极管的阴极被耦合到所述欠压比较器的所述第一输入端子；以及 所述第二参考电压是基于所述齐纳二极管的齐纳电压进行确定的。
9.根据权利要求6所述的欠压锁定电路，其中，所述开关的第一端子被耦合到所述驱动电压，所述开关的第二端子被耦合到所述多个电阻器中的第一电阻器的第一端子上，所述第一电阻器的第二端子被耦合到所述第二电阻器的第一端子上，并且所述第三电阻器的第一端子被耦合到所述第二电阻器的第二端子上。
10.根据权利要求6所述的欠压锁定电路，其中，所述欠压比较器具有滞回特性； 当所述检测电压从低电压增加到高电压时，所述第二参考电压基于所述滞回特性变为闻参考电压；以及 当所述检测电压从高电压降低到低电压时，所述第二参考电压基于所述滞回特性变为低参考电压。
11.根据权利要求6所述的欠压锁定电路，其中，所述第一欠压锁定电路包括比较装置，所述比较装置被配置为基于所述第一参考电压与所述驱动电压之间的比较结果来输出所述控制信号。
12.根据权利要求11所述的欠压锁定电路，其中，所述第一欠压锁定电路包括: 第一晶体管，所述第一晶体管包括栅极、第一端子以及第二端子，所述第一参考电压被输入至所述第一晶体管的栅极，所述第一晶体管的第一端子耦合到所述驱动电压，所述第一晶体管的第二端子耦合到所述比较装置的输出端子； 其中，当所述驱动电压变为高于所述第一参考电压且所述第一晶体管因此而接通时，所述控制信号在所述驱动电压的作用下改变为一个能够接通所述开关的电平。
13.根据权利要求12所述的欠压锁定电路，其中，所述第一欠压锁定电路进一步包括: 第一电流源和第二电流源，所述第一电流源和第二电流源被配置为提供所述第一电流；以及 第二晶体管，所述第二晶体管被配置为通过镜像所述第一电流来控制流向所述第一晶体管的电流。
14.根据权利要求13所述的欠压锁定电路，其中，所述第一欠压锁定电路进一步包括: 第三晶体管，所述第三晶体管包括漏极和栅极，所述第三晶体管的漏极耦合到所述第一电流源，所述第三晶体管的栅极耦合到所述第三晶体管的漏极；以及 第四晶体管，所述第四晶体管包括漏极和栅极，所述第四晶体管的漏极耦合到所述第二电流源和所述第一晶体管的源极，并且所述第四晶体管的栅极耦合到所述第四晶体管的漏极； 其中，所述第二晶体管的栅极与所述第四晶体管的栅极相耦合，从而形成电流镜。
15.一种开关控制电路，用于控制电源中的高侧开关与低侧开关的切换操作，该开关控制电路包括: 第一欠压锁定电路，其被配置为将用于控制所述高侧开关的切换操作的驱动电压与第一参考电压进行比较；以及 第二欠压锁定电路，其被配置为基于所述驱动电压与第二参考电压之间的比较结果来生成欠压锁定信号；其中 所述第一欠压锁定电路被配置为:当所述驱动电压低于所述第一参考电压时，停止所述第二欠压锁定电路的运行；并且当所述驱动电压高于所述第一参考电压时，使所述第二欠压锁定电路运行；以及 所述第一欠压锁定电路的功耗受限于生成所述第一参考电压的第一电流。
16.根据权利要求15所述的开关控制电路，其中，所述开关控制电路包括: 驱动控制器，其被配置为基于输入信号生成用于控制所述高侧开关的切换操作的第一驱动信号以及用于控制所述低侧开关的切换操作的第二驱动信号； 短脉冲发生器，其被配置为基于所述第一驱动信号来生成第一脉冲和第二脉冲； 高侧电平移位器，其被配置为:将所述第一脉冲和所述第二脉冲电平移位成第一逻辑信号和第二逻辑信号，所述第一逻辑信号和第二逻辑信号参照所述高侧开关耦合到所述低侧开关处的节点的输出电压；以及 SR锁存器，其被配置 为基于所述第一逻辑信号和所述第二逻辑信号生成用于控制所述高侧开关的切换操作的第一切换控制信号。
17.根据权利要求16所述的开关控制电路，其中，当所述驱动电压低于所述第二参考电压时，所述第二欠压锁定电路产生一输出，所述第二欠压锁定电路的所述输出使所述SR锁存器的输出复位，从而停止所述高侧开关的切换操作。
18.根据权利要求16所述的开关控制电路，其中，所述第二欠压锁定电路包括: 开关，所述开关耦合到所述驱动电压，并且所述开关被配置为通过一控制信号进行切换，该控制信号是基于在所述第一欠压锁定电路中所述驱动电压与所述第一参考电压的比较结果而生成的； 多个电阻器，所述多个电阻器与所述开关串联连接； 参考电压源，所述参考电压源被配置为提供所述第二参考电压； 欠压比较器，所述欠压比较器包括第一输入端子和第二输入端子，所述第一输入端子与所述参考电压源耦合，所述第二输入端子与所述多个电阻器中的第一电阻器与第二电阻器相耦合处的节点的检测电压耦合，所述欠压比较器被配置为基于所述第一输入端子的输入与所述检测电压之间的比较结果来生成欠压锁定信号；以及 第五晶体管，所述第五晶体管并联耦合到所述多个电阻器中的第三电阻器上，其中，所述第五晶体管受控于所述欠压锁定信号。
19.一种电源,包括: 闻侧开关； 低侧开关，所述低侧开关与所述高侧开关串联连接；开关控制电路，其被配置为控制所述高侧开关与所述低侧开关的切换操作；以及二极管和电容器，所述二极管和电容器串联连接在电源电压与输出电压之间，所述电源电压被提供用于所述开关控制电路的运行，所述输出电压为所述高侧开关与所述低侧开关相耦合处的节点的输出电压； 其中，所述开关控制电路包括: 第一欠压锁定电路，其被配置为将在所述电容器中生成的驱动电压与第一参考电压进行比较；以及 第二欠压锁定电路，其被配置为基于所述驱动电压与第二参考电压之间的比较结果来生成欠压锁定信号；其中 所述第一欠压锁定电路被配置为:当所述驱动电压低于所述第一参考电压时，停止所述第二欠压锁定电路的运行，并且当所述驱动电压高于所述第一参考电压时，使所述第二欠压锁定电路运行；以及 所述第一欠压锁定电路的功耗受限于生成所述第一参考电压的第一电流。
20.根据权利要求19所述的电源，其中，所述第二欠压锁定电路包括: 开关，所述开关耦合到所述驱动电压，并且所述开关被配置为通过一控制信号进行切换，该控制信号是基于在所述第一欠压锁定电路中所述驱动电压与所述第一参考电压的比较结果而生成的； 多个电阻器，所述多个电阻器与所述开关串联连接； 参考电压源，所述参考电压源被配置为提供所述第二参考电压； 欠压比较器，所述欠压比较器包括第一输入端子和第二输入端子，所述第一输入端子与所述参考电压源耦合，所述第二输入端子与多个电阻器中的第一电阻器与第二电阻器相耦合处的节点的检测电压耦合，所述欠压比较器被配置为基于所述第一输入端子的输入与所述检测电压之间的比较结果来生成欠压锁定信号；以及 第五晶体管，所述第五晶体管并联耦合到所述多个电阻器中的第三电阻器上，其中，所述第五晶体管受控于所述欠压锁定信号。
【文档编号】H02M1/088GK103840808SQ201310595260
【公开日】2014年6月4日 申请日期:2013年11月21日 优先权日:2012年11月26日
【发明者】李圣播, 秦宇康 申请人:快捷韩国半导体有限公司