一种mos管输出过流、欠流保护电路的制作方法
【专利摘要】本实用新型涉及一种MOS管输出过流、欠流保护电路，其CPU发出驱动信号，经输出驱动单元来控制MOS管输出单元进行正常输出，当负载发生过流故障时，过流保护单元进行动作，关断MOS管输出单元，并向CPU发出故障信号；当负载发生欠流故障时，欠流保护单元进行动作，向CPU发出故障信号，对MOS管输出进行保护。CPU可以通过指令驱动或关断MOS管；系统运行中发生过流故障时，MOS管会通过硬件自动关断，响应时间短，可以更好的保护硬件电路，同时输出故障反馈信号到CPU；系统运行中发生欠流故障时，会输出故障反馈信号到CPU，告知系统发生欠流故障。且能够对过流和欠流故障进行有效的保护，响应速度快，可靠性高。
【专利说明】一种MOS管输出过流、欠流保护电路
【技术领域】
[0001]本实用新型涉及一种过流及欠流保护电路热管排气阀，尤其涉及一种MOS管输出过流、欠流保护电路，属于电流保护【技术领域】。
【背景技术】
[0002]随着电气、电力行业技术的发展，电子装置在电路中的应用越来越广泛，系统对电子装置的安全性要求越来越高，导致电子装置对电压、电流的精确性要求越来越高，当供电电流高于或者低于正常工作电流一定值时，都可能导致电子装置无法正常工作甚至损坏。为了解决上述问题，人们设计了过流、欠流保护电路，目前常用的过流、欠流保护电路是通过运放比较器检测电流，然后将信号传输给控制芯片实现控制，从而使电流稳定在正常范围内。该电路电流采样有一定的精度误差，软件控制也需要一定的响应时间。
实用新型内容
[0003]针对以上问题本实用新型提供一种过流及欠流保护电路可以根据系统需求控制MOS管输出或关断，并通过硬件来进行过流及欠流保护功能，还可以将故障信号反馈给CPU，响应时间快，可靠性高。
[0004]为了解决以上问题本实用新型提供了一种MOS管输出过流、欠流保护电路，包括输出驱动单元、过流保护单元、欠流保护单元和MOS管输出单元；CPU发出驱动信号，经输出驱动单元来控制MOS管输出单元进行正常输出，当负载发生过流故障时，过流保护单元进行动作，关断MOS管输出单元，并向CPU发出故障信号；当负载发生欠流故障时，欠流保护单元进行动作，向CPU发出故障信号，有效的对MOS管输出进行保护。
[0005]所述的输出驱动单元包括限流电阻R9、Rl 1、Rl2，光耦P3，三极管Q5，滤波电容Cl，用来控制MOS管的驱动或关断；过流保护单元包括分压电阻Rl、R3、R5，三极管Q2、Q4，光耦P2，限流电阻R8，滤波电容C2，检测过流故障，及时的进行硬件保护并将故障信号反馈到CPU ;欠流保护单元包括分压电阻R2、R4，限流电阻R6、R10，三极管Q1，光耦P1，检测欠流故障信号反馈到CPU ；M0S管输出单元包括P沟道MOS管Q3，齐纳二极管Dl，驱动电阻R7，提供开关功能，对负载进行供电或断电；
[0006]电源Vl通过限流电阻Rll与光耦P3的I脚连接，光耦P3的2脚接CPU的控制信号，滤波电容Cl接在光耦P3的I脚和2脚之间，光耦P3的4脚通过限流电阻R9与电源V2连接，光耦P3的3脚与三极管Q5的基极连接，三极管Q5的发射极通过限流电阻R12接输入电源地；三极管Q5的集电极与MOS管Q3的栅极连接，驱动电阻R7和齐纳二极管Dl并联在MOS管Q3的栅极和源极之间；输入电源经过分压电阻Rl和R5串联再与R3并联后与MOS管Q3的源极连接，滤波电容C2并联在R3两侧，三极管Q2的发射极与输入电源连接，三极管Q2的基极与三极管Q4的发射极连接并与分压电阻Rl的末端连接，三极管Q2的集电极与三极管Q4的基极连接，三极管Q4的发射极与光耦P2的I脚连接，光耦P2的2脚与MOS管Q3的栅极连接，光耦P2的3脚通过限流电阻R8与电源Vl连接，光耦P2的4脚与地连接；分压电阻R2和R4串联，R2与输入电源连接，R4末端与MOS管Q3的漏极连接并与负载连接，三极管Ql的发射极与输入电源连接，三极管Ql的基极与R2的末端连接，三极管Ql的集电极通过限流电阻R6与光耦Pl的I脚连接，光耦Pl的2脚与输入电源地连接，光耦Pl的3脚通过限流电阻RlO与地连接，光耦Pl的4脚与电源Vl连接。
[0007]本实用新型的有益效果在于:CPU可以通过指令驱动或关断MOS管；系统运行中发生过流故障时，MOS管会通过硬件自动关断，响应时间短，可以更好的保护硬件电路，同时输出故障反馈信号到CPU;系统运行中发生欠流故障时，会输出故障反馈信号到CPU，告知系统发生欠流故障。本实用新型能够对过流和欠流故障进行有效的保护，响应速度快，可靠性闻。
【专利附图】
【附图说明】
[0008]图1是本实用新型的过流和欠流保护电路的原理框图；
[0009]图2是本实用新型的过流和欠流保护电路的电路图。
【具体实施方式】
[0010]下面结合附图对本实用新型作进一步的描述。
[0011]如图1至2所示，本实用新型提供了一种MOS管输出过流、欠流保护电路，其中包括输出驱动单元、过流保护单元、欠流保护单元和MOS管输出单元。输出驱动单元包括限流电阻R9、R11、R12，光耦P3，三极管Q5，滤波电容Cl，用来控制MOS管的驱动或关断；过流保护单元包括分压电阻Rl、R3、R5，三极管Q2、Q4，光耦P2，限流电阻R8，滤波电容C2，检测过流故障，及时的进行硬件保护并将故障信号反馈到CPU ;欠流保护单元包括分压电阻R2、R4,限流电阻R6、R10，三极管Q1，光耦P1，检测欠流故障信号反馈到CPU ；M0S管输出单元包括P沟道MOS管Q3，齐纳二极管Dl，驱动电阻R7，提供开关功能，对负载进行供电或断电。
[0012]具体的电路如图2所示，电源Vl通过限流电阻Rll与光耦P3的I脚连接，光耦P3的2脚接CPU的控制信号，滤波电容Cl接在光耦P3的I脚和2脚之间，光耦P3的4脚通过限流电阻R9与电源V2连接，光耦P3的3脚与三极管Q5的基极连接，三极管Q5的发射极通过限流电阻R12接输入电源地；三极管Q5的集电极与MOS管Q3的栅极连接，驱动电阻R7和齐纳二极管Dl并联在MOS管Q3的栅极和源极之间；输入电源经过分压电阻Rl和R5串联再与R3并联后与MOS管Q3的源极连接，滤波电容C2并联在R3两侧，三极管Q2的发射极与输入电源连接，三极管Q2的基极与三极管Q4的发射极连接并与分压电阻Rl的末端连接，三极管Q2的集电极与三极管Q4的基极连接，三极管Q4的发射极与光耦P2的I脚连接，光耦P2的2脚与MOS管Q3的栅极连接，光耦P2的3脚通过限流电阻R8与电源Vl连接，光耦P2的4脚与地连接；分压电阻R2和R4串联，R2与输入电源连接，R4末端与MOS管Q3的漏极连接并与负载连接，三极管Ql的发射极与输入电源连接，三极管Ql的基极与R2的末端连接，三极管Ql的集电极通过限流电阻R6与光耦Pl的I脚连接，光耦Pl的2脚与输入电源地连接，光耦Pl的3脚通过限流电阻RlO与地连接，光耦Pl的4脚与电源Vl连接。
[0013]本实用新型的工作原理如下:
[0014]CPU发出驱动信号，光耦P3导通，三极管Q5导通，R7电阻上产生十几伏的压降，MOS管导通，电源输出给负载供电；当输出电流过大时，分压电阻R3两侧压降增大，Rl两侧电压增大(通过配置Rl和R5的阻值可以调整过流值)，三极管Q2导通，三极管Q4导通，光耦P2导通，MOS管Q3的栅源电压Ves减小，Q3关断，同时光耦P2输出低电平信号给CPU，告知系统发生过流故障；M0S管正常输出时，R2两侧有一定的压降，Ql导通，光耦Pl导通并输出高电平给CPU表示运行正常，若输出电流减小到一定值时(通过配置R2和R4的阻值可以调整欠流值)，R2两侧压降很小，Ql关断，光耦Pl输出低电平给CPU，告知系统发生欠流故障。
[0015]以上所述仅为本实用新型的优选实施例而已，并不限制于本实用新型，对于本领域的技术人员来说，本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的权利要求范围之内。
【权利要求】
1.一种MOS管输出过流、欠流保护电路，其特征在于:包括输出驱动单元、过流保护单元、欠流保护单元和MOS管输出单元；CPU发出驱动信号，经输出驱动单元来控制MOS管输出单元进行正常输出，当负载发生过流故障时，过流保护单元进行动作，关断MOS管输出单元，并向CPU发出故障信号；当负载发生欠流故障时，欠流保护单元进行动作，向CPU发出故障信号，对MOS管输出进行保护。
2.根据权利要求1所述的一种MOS管输出过流、欠流保护电路，其特征在于: 所述的输出驱动单元包括限流电阻R9、Rl 1、Rl2，光耦P3，三极管Q5，滤波电容Cl，用来控制MOS管的驱动或关断； 过流保护单元包括分压电阻Rl、R3、R5，三极管Q2、Q4，光耦P2，限流电阻R8，滤波电容C2，检测过流故障，及时的进行硬件保护并将故障信号反馈到CPU ； 欠流保护单元包括分压电阻R2、R4，限流电阻R6、R10，三极管Q1，光耦P1，检测欠流故障信号反馈到CPU ； MOS管输出单元包括P沟道MOS管Q3，齐纳二极管Dl，驱动电阻R7，提供开关功能，对负载进行供电或断电； 电源Vl通过限流电阻Rll与光耦P3的I脚连接，光耦P3的2脚接CPU的控制信号，滤波电容Cl接在光耦P3的I脚和2脚之间，光耦P3的4脚通过限流电阻R9与电源V2连接，光耦P3的3脚与三极管Q5的基极连接，三极管Q5的发射极通过限流电阻R12接输入电源地；三极管Q5的集电极与MOS管Q3的栅极连接，驱动电阻R7和齐纳二极管Dl并联在MOS管Q3的栅极和源极之间；输入电源经过分压电阻Rl和R5串联再与R3并联后与MOS管Q3的源极连接，滤波电容C2并联在R3两侧，三极管Q2的发射极与输入电源连接，三极管Q2的基极与三极管Q4的发射极连接并与分压电阻Rl的末端连接，三极管Q2的集电极与三极管Q4的基极连接，三极管Q4的发射极与光耦P2的I脚连接，光耦P2的2脚与MOS管Q3的栅极连接，光耦P2的3脚通过限流电阻R8与电源Vl连接，光耦P2的4脚与地连接；分压电阻R2和R4串联，R2与输入电源连接，R4末端与MOS管Q3的漏极连接并与负载连接，三极管Ql的发射极与输入电源连接，三极管Ql的基极与R2的末端连接，三极管Ql的集电极通过限流电阻R6与光耦Pl的I脚连接，光耦Pl的2脚与输入电源地连接，光耦Pl的3脚通过限流电阻RlO与地连接，光耦Pl的4脚与电源Vl连接。
【文档编号】H02H7/22GK203800576SQ201420205428
【公开日】2014年8月27日 申请日期:2014年4月24日 优先权日:2014年4月24日
【发明者】李阳, 陈方良, 陈爱林, 史玉泉, 钟嵘, 陆正华 申请人:南京华士电子科技有限公司