本实用新型涉及电子领域,尤其涉及一种dc-dc电路
背景技术:
dc-dc广泛应用于各类电子设备中,用来给系统提供稳定的电源。其中pfm型dc-dc由于结构简单功耗低、成本低的优点而广泛应用于电池类供电的电子系统中。dc-dc虽然简单易用、效率高,然而在某些新兴应用中却不能满足系统的超低功耗要求。例如在新兴的物联网领域,许多应用采用电池供电并且要求超长工作时间。又比如在智能穿戴设备上同样采样电池供电并要求超长待机时间。传统的pfm型dc-dc虽然已经具有小的静态电流通常为几ua或几十ua然而仍然可能不能满足更严格的低功耗需求。
技术实现要素:
本实用新型的目的是解决传统dc-dc电路存在静态消耗过大的问题,提供一种dc-dc电路。
本实用新型的技术解决方案是一种dc-dc电路,包括给系统提供时钟信号clk的振荡器、将输出电压反馈信号vfb与基准电压vref相比较并输出电平信号y1的pwm比较器、根据clk信号与y1信号生成占空比控制信号pwm的pfm控制器、根据pwm信号分别生成drv1信号与drv2信号的功率管驱动电路、通过drv1信号驱动导通与关闭的功率管及通过drv2信号驱动导通与关闭的同步管,还包括通过比较同步管两端电压降生成一电平信号y2控制非连续模式下同步管关断时刻的过零比较器,其特殊之处在于,还包括动态偏置电路,所述动态偏置电路根据所述功率管关断时间的长短来控制输出至所述pwm比较器与所述过零比较器的偏置电流。
与现有技术相比,本实用新型的有益效果:
⑴能够显著降低系统在轻载或空载时的工作电流,从而实现超低功耗。
附图说明
图1是本实用新型的dc-dc电路的电路结构图;
图2是本发明的dc-dc电路的动态偏置电路ton阶段偏置电流波形图;
图3是本发明的dc-dc电路的动态偏置电路toff阶段偏置电流波形图。
主要组件符号说明:
具体实施方式
本实用新型下面将结合附图作进一步详述:
请参阅图1所示,一种dc-dc电路,包括给系统提供时钟信号clk的振荡器1、将输出电压采样电阻分压网络2的输出电压反馈信号vfb与基准电路3的基准电压vref相比较并输出电平信号y1的pwm比较器4、根据clk信号与y1信号生成占空比控制信号pwm的pfm控制器5、根据pwm信号分别生成drv1信号与drv2信号的功率管驱动电路6、功率管驱动电路6通过drv1信号驱动功率管7的导通与关闭及功率管驱动电路6通过drv2信号驱动同步管8的导通与关闭,还包括通过比较同步管8两端电压降生成一电平信号y2控制非连续模式下同步管8关断时刻的过零比较器9,其特殊之处在于,还包括动态偏置电路10,所述动态偏置电路10根据所述功率管7关断时间的长短来控制输出至所述pwm比较器4与所述过零比较器9的偏置电流。
请参阅图1-3所示,一种dc-dc电路的控制方法:
所述动态偏置电路在ton阶段偏置电流保持固定值i1不变;
所述动态偏置电路在toff阶段偏置电流随功率管关断时间而变化,当功率管转入关断的第一时间长度t1以内时,偏置电流为i1;
当关断时间超过t1,且小于第二时间长度t2时,偏置电流下降,最低偏置电流为i2;
当关断时间超过t2以后时,偏置电流为i2。
以上所述仅为本实用新型的较佳实施例,凡依本实用新型权利要求范围所做的均等变化与修饰,皆应属本实用新型权利要求的涵盖范围。
1.一种dc-dc电路,包括给系统提供时钟信号clk的振荡器、将输出电压反馈信号vfb与基准电压vref相比较并输出电平信号y1的pwm比较器、根据clk信号与y1信号生成占空比控制信号pwm的pfm控制器、根据pwm信号分别生成drv1信号与drv2信号的功率管驱动电路、通过drv1信号驱动导通与关闭的功率管及通过drv2信号驱动导通与关闭的同步管,还包括通过比较同步管两端电压降生成一电平信号y2控制非连续模式下同步管关断时刻的过零比较器,其特征在于,还包括动态偏置电路,所述动态偏置电路根据所述功率管关断时间的长短来控制输出至所述pwm比较器与所述过零比较器的偏置电流。