本发明涉及一种电子电路，尤其涉及一种欠电压锁定(undervoltage-lockout，uvlo)电路。
背景技术：
1、图1是现行用于一电子电路的欠电压锁定(undervoltage-lockout，uvlo)电路的电路示意图。欠电压锁定电路10能够依据系统高电压vdd的电压值来决定是否停止电子电路的运行。欠电压锁定电路10包括电阻器r1、r2、r3、晶体管mp、比较器cp以及反相器ivt。欠电压锁定电路10利用电阻器r1、r2、r3以及晶体管mp来对系统高电压vdd进行分压来产生一输入电压vb。比较器cp比较输入电压vb以及参考电压vref。当输入电压vb的电压值高于参考电压vref的电压值时，比较器cp提供具有低电压电平的信号。因此，反相器ivt提供具有高电压电平的欠电压锁定信号vout。具有高电压电平的欠电压锁定信号vout能够使电子电路继续运行。此时，晶体管mp被导通。因此，电阻器r1被旁路(bypassed)。输入电压vb的电压值被上升。
2、当输入电压vb的电压值低于参考电压vref的电压值时，比较器cp提供具有高电压电平的信号。因此，反相器ivt提供具有低电压电平的欠电压锁定信号vout。具有低电压电平的欠电压锁定信号vout能够使电子电路停止运行。此时，晶体管mp被断开。因此，电阻器r1不被旁路。输入电压vb的电压值被下降。晶体管mp提供了迟滞(hysteresis)功能。
3、然而，欠电压锁定电路10利用电阻器r1、r2、r3来对系统高电压vdd进行分压。因此，欠电压锁定电路10具有较大的消耗功率。若要降低欠电压锁定电路10的消耗功率，电阻器r1、r2、r3的电阻值则要被提高。因此，电阻器r1、r2、r3的布局面积被大幅增加。因此，如何提供一种具有低消耗功率以及低布局面积的欠电压锁定电路，是本领域技术人员的研究重点之一。
技术实现思路
1、本发明提供一种具有低消耗功率以及低布局面积的欠电压锁定电路。
2、本发明的欠电压锁定电路包括电流镜电路、电流源、第一参考晶体管、第二参考晶体管以及比较电路。电流镜电路耦接于系统高电压。电流镜电路包括第一连接端以及第二连接端。电流源耦接于第一连接端。第一参考晶体管的第一端耦接于第二连接端。第一参考晶体管的第二端提供参考电压。第二参考晶体管的第一端耦接于第一参考晶体管的第二端。第二参考晶体管的第二端耦接于系统低电压。比较电路耦接于第一参考晶体管的第二端以及第一连接端。比较电路接收位于第一连接端的输入电压以及参考电压。比较电路依据输入电压以及参考电压来产生欠电压锁定信号。
3、基于上述，欠电压锁定电路依据位于第一连接端的输入电压以及位于第一参考晶体管的第二端的参考电压来产生欠电压锁定信号。应注意的是，本发明是利用电流镜电路以及电流源来提供对应于系统高电压的输入电压。因此，欠电压锁定电路并不需要利用多个电阻器来对系统高电压进行分压来产生输入电压。如此一来，欠电压锁定电路的布局面积以及消耗功率都能够被大幅降低。
1.一种欠电压锁定电路，其特征在于，所述欠电压锁定电路包括：
2.根据权利要求1所述的欠电压锁定电路，其特征在于：
3.根据权利要求1所述的欠电压锁定电路，其特征在于，所述参考电压的电压值基于所述第一参考晶体管的临界电压值以及所述第二参考晶体管的临界电压值来决定。
4.根据权利要求1所述的欠电压锁定电路，其特征在于，所述电流镜电路还包括：
5.根据权利要求4所述的欠电压锁定电路，其特征在于，所述第一参考晶体管的控制端以及所述第二参考晶体管的控制端耦接于所述第二连接端。
6.根据权利要求1所述的欠电压锁定电路，其特征在于，所述电流镜电路还包括：
7.根据权利要求6所述的欠电压锁定电路，其特征在于，所述第一参考晶体管的控制端以及所述第二参考晶体管的控制端耦接于所述第二连接端。
8.根据权利要求6所述的欠电压锁定电路，其特征在于，所述电流源包括：
9.根据权利要求8所述的欠电压锁定电路，其特征在于，所述第一参考晶体管的控制端以及所述第二参考晶体管的控制端耦接于所述第二电流镜晶体管的第二端。
10.根据权利要求1所述的欠电压锁定电路，其特征在于，所述比较电路包括：