一种低损耗稳压输出的DC-DC电路的制作方法

文档序号:37477209发布日期:2024-03-28 19:00阅读:24来源:国知局
一种低损耗稳压输出的DC-DC电路的制作方法

本发明属电子电路,具体为一种低损耗稳压输出的dc-dc电路。


背景技术:

1、常规的电子dc-dc电路见图1、图2,由固定dc-dc电路和稳压电路组成。主路的电压输出被dc-dc集成电路本身取样锁定,而副路的电压输出端,是通过电容c1耦合,由二极管整流后得到电压,再经对应的稳压电路获得需要的负(正)电压值。图1中,主路输出为正电压vo+,副路输出为负电压vo-,在正半周时电容c1直接对二极管d2进行放电。图2中,主路输出为正电压vo1+,副路输出电压为正电vo2+。由于电压输出在负半周时d2直接对c1进行充电。无论哪种情况,都造成dc-dc电路的电流无效损耗。

2、常规的电子dc-dc电路在副路指定电压时,需要增加专用的稳压装置,这个稳压装置也会造成电流无效损耗。


技术实现思路

1、本发明的目的在于针对现有技术的不足,提供一种低损耗稳压输出的dc-dc电路。

2、本发明低损耗稳压输出的dc-dc电路由固定dc-dc电路和稳压电路组成,其特征在于:

3、稳压电路包括有耦合电容c1,整流二极管d1与d2,稳压二极管zd1;

4、zd1的输出端与整流二极管d2串联后接地,整流二极管d1的输出端与地之间并联滤波电容c2后作为低损耗稳压输出dc-dc电路的副路输出端,c1的一端接固定dc-dc电路中的dc-dc芯片sw脚,另一端接稳压电路的输入端。

5、所述固定dc-dc电路为现有技术。

6、本发明的工作原理:

7、1.正负电压输出时(见图3):

8、正半周时,d1截止、d2和zd1导通,电流经d2和zd1向c1放电,放电的电压值为d2+zd1。

9、负半周时,d1导通、d2和zd1截止,电流经d1向c1充电,充电值是d1,结果总电压为d1-(zd1+d2)=zd1,即:(vo-)=-[(vo+)-zd1]

10、2.两路正电压输出时(见图4):与上面1.反向即可。

11、本发明的有益效果:

12、1)本发明电路经过zd1+d2进行充(放)电的损耗,比常规电路的d2对c1直接进行充(放)电要小;

13、2)通过主电vo+的稳压特性反射到vo正-zd1,省掉了副路的专用稳压电路。



技术特征:

1.一种低损耗稳压输出的dc-dc电路,由固定dc-dc电路和稳压电路组成,其特征在于:

2.如权利要求1所述的低损耗稳压输出的dc-dc电路,其特征在于d1与d2为肖特基二极管。


技术总结
一种低损耗稳压输出的DC‑DC电路,属电子电路技术领域。由固定DC‑DC电路和稳压电路组成。稳压电路包括有耦合电容C1,整流二极管D1与D2,稳压二极管ZD1。ZD1的输出端与整流二极管D2串联后接地,整流二极管D1的输出端与地之间并联滤波电容C2后作为低损耗稳压输出DC‑DC电路的副路输出端,C1的一端接固定DC‑DC电路中的DC‑DC芯片SW脚,另一端接稳压电路的输入端。优点:1)本发明电路经过ZD1+D2进行充(放)电的损耗,比常规电路的D2对C1直接进行充(放)电要小;2)通过主电VO+的稳压特性反射到VO正‑ZD1,省掉了副路的专用稳压电路。

技术研发人员:黄全生,王兴忠
受保护的技术使用者:云南创芯微电子科技有限公司
技术研发日:
技术公布日:2024/3/27
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1