专利名称：可控硅选半波变频调速器的制作方法
技术领域：
本实用新型涉及一种变频调速器，特别涉及一种用逻辑运算器控制可控硅选半波的变频调速器。
目前使用的交-直-交变频调速器包括电源输入装置、可控硅整流滤波装置、储能装置、脉冲触发装置和可控硅逆变装置；其工作原理是将交流电源整流滤波后转变为直流电源并进入储能装置，脉冲触发装置则根据设定频率产生相应时序的触发脉冲控制可控硅逆变装置，从而将储能装置储存的直流电源逆变为所需频率的交流电源。该类变频调速器虽能输出频率在某一范围内连续变化的交流电源，但是却具有结构复杂和成本高的缺点。
本实用新型的目的在于提供一种结构简单、使用元器件少且成本低的可控硅选半波变频调速器。
本实用新型的实施方案包括电源输入控制装置，可控硅，所述可控硅串接于电源输入控制装置和负载之间；关键在于还包括采样保持装置、模拟/数字转换装置、逻辑运算器、放大装置；所述采样保持装置输入端与电源输入控制装置的交流电源端连接，其输出与模拟/数字转换装置的输入端连接，模拟/数字转换装置的输出端与逻辑运算器的输入端连接，逻辑运算器的输出端与放大装置的输入端连接，放大装置输出端与可控硅控制极连接；工作原理是采样保持装置对电源进行采样并将获得的电压信号送至模拟/数字转换装置，模拟/数字转换装置将模拟信号转换为相应的数字信号并送至逻辑运算器，逻辑运算器对设定的所需频率进行逻辑运算并产生一个对输入电源频率进行分频的分频值，同时逻辑运算器对采样信号中电源过零值的次数计数并与分频值比较进而产生一组相应时序的脉冲信号，该脉冲信号经放大装置放大后控制可控硅的通、断，以产生设定频率的交流电源。
上述逻辑运算器可由数字计算机构成，该数字计算机包括通过数据总线、地址总线和控制总线相连接的中央处理单元、存储器和输入/输出接口；所述存储器中存储操作程序，输入/输出接口相应数据线与模拟/数字转换装置输出端和放大装置的输入端连接。
上述逻辑运算器亦可由计数器构成，计数器的输入端与模拟/数字转换装置输出端连接，计数器的输出端与放大装置输入端连接。
由于本实用新型采用了逻辑运算器控制可控硅选半波来改变电源频率，不再需要整流和储能装置，因而具有结构简单、效率高和成本低等优点。
图1为本实用新型结构框图；图2为实施例一的电路原理示意图；图3为实施例二的电路原理示意图；图4为实施例二变频前、后波形对照图；图5为实施例三的电路原理图；实施例一本实施例如图2所示，采样保持装置包括型号为AD582的集成芯片和电阻R1、R2，电阻R1和电阻R2串联于电源控制装置的两电源输出端，AD582集成芯片的输入端1与电阻R1和R2的连接点连接，电阻R1和R2的阻值分别为1.5K和100K；模拟/数字转换装置包括型号为ADC0804的集成芯片和电阻R3、R4、电容C1，ADC0804集成芯片的输入端6分别通过电阻R3、R4与+5V电源和AD582集成芯片的输出端8连接，信号保持电容C1为200P，电阻R3、R4的阻值均为10K；运算器为数字计算机，中央处理单元为MS8031，该数字计算机采用现有技术构成，在存储器中存储有操作程序，中央处理单元的一数据端1～8与ADC0804集成芯片的数据输出端18～11连接，ADC0804的信号线与中央处理单元相应的控制线连接；放大装置由型号为2N5551的三极管T1和阻值分别为470Ω、33K的电阻R5、R6组成，三极管的基极通过电阻R6与数字计算机中央处理单元的输出端14连接，集电极通过电阻R5与+5V电源连接；可控硅型号为BCR3AM，其控制极与三极管发射极连接；工作时采样保持装置将模拟信号送至模拟/数字转换装置，该模拟信号经电阻R4并由电阻R3正向偏置后送至ADC0804集成芯片，ADC0804集成芯片将模拟信号转换成数字信号并通过控制线向数字计算机的中央处理单元发出中断请求信号，数字计算机响应中断请求将ADC0804集成芯片输出的数据读入；数字计算机在启动后将根据输入的设定频率和电源频率计算出一个分频值，同时对读入数据中的交流电源过零值进行检测和计数并与分频值比较，使得在连续的多个过零值中产生数个同步脉冲，该脉冲经放大装置放大后控制可控硅产生所需频率的交流电源。
实施例二本实施例将50Hz的市电变为50/3Hz的交流电为例，如图3所示，采样保持装置包括型号为2N4001二极管D1和阻值分别为100K、4.7K的电阻R7、R8，二极管D1和电阻R7、R8串联于电源控制装置的两电源输出端，其中二极管D1的阴极与电阻R7连接；模拟/数字转换装置由型号分别为9012、9013的两只三极管T2、T3和电阻R9、R10组成，三极管T3的基极与电阻R7和R8的连接点连接，集电极与三极管T2的基极连接并通过电阻R9和+5V电源正极连接，T2的集电极通过电阻R10与+5V电源的负极连接，电阻R9、R10的阻值分别为47K、10K；逻辑运算器为对沿边计数的三进制计数器，由型号分别为74HC02、74HC04的逻辑门电路IC1、IC3和型号为74HC74的触发器IC2按公知技术组成，其输入端与三极管T2的集电极连接；放大装置由型号为9013的三极管T4、电容C2、电阻R11和R12组成，其中阻值为10K的电阻R11和容量为0.01μF的电容C2串联于逻辑运算器的输出端和+5V电源负极之间构成滤波电路，三极管基极与电容C2和电阻R11的连接点相连，发射极与可控硅控制极连接；工作时在电源的正半波二极管D1导通使得三极管T3、T2亦导通，在电源的负半波二极管D1截止，三极管T3、T2亦截止，如此循环，在三极管的发射极将得到一序列脉冲，同时三进制计数器对该序列脉冲的上升沿和下降沿进行三进制计数产生一组触发脉冲，该触发脉冲经滤波和放大后控制可控硅通、断，从而产生50/3Hz的交流电源。其波形参考图4。
实施例三本实施将三相交流电源变频为例，如图5所示，采样保持装置由型号为AD582、AD7501的集成芯片以及电阻R13、R14、R15、R16、R17、R18组成，其中集成芯片AD7501为通道转换开关。集成芯片AD582的输入端1与通道转换开关的输出端12连接，通道转换开关的输入端13、11和10分别通过电阻R13、R15、R17与交流电源的A、B、C三相连接；模拟/数字转换装置、逻辑运算器及其连接与实施例一相同；其中CPU的一数据端32-39与ADC0804的数据输出端相连接；型号为BCR3AM的三只可控硅TR3、TR4、TR5分别连接于电源控制装置输出端的各相电源和负载之间；放大装置为与可控硅对应的三组，每组均由一个光电耦合器和一个三极管构成，三只三极管T5、T6和T7的发射极均与对应的光电耦合器K1、K2和K3的输入端2连接，三只型号为9013的三极管T5、T6和T7的基极分别通过33K电阻R21、R23、R25与中央处理单元的输出端1、2、3连接，三只光电耦合器K1、K2和K3的输出端8分别通过阻值为470Ω的三只电阻R27、R28和R29与对应的可控硅TR3、TR4和TR5的触发端相连，三只三极管的集电极分别通过阻值为470Ω的电阻R22、R24、R26与+5V电源相连接。三只光电耦合器型号均为TC4804；其工作原理与实施例一相同。
权利要求1.一种可控硅选半波变频调速器，包括电源输入控制装置、负载、串联于电源输入控制装置和负载之间的可控硅，其特征在于还包括采样保持装置、模拟/数字转换装置、逻辑运算器、放大装置，所述采样保持装置输入端与电源输入控制装置的交流电源端连接，其输出与模拟/数字转换装置的输入端连接，模拟/数字转换装置的输出端与逻辑运算器的输入端连接，逻辑运算器的输出端与放大装置的输入端连接，放大装置输出端与可控硅控制极连接。
2.根据权利要求1所述的可控硅选半波变频调速器，其特征在于所述的逻辑运算器由数字计算机构成，该数字计算机包括通过数据总线、地址总线和控制总线相连接的中央处理单元、存储器和输入/输出接口；所述存储器中存储操作程序，输入/输出接口相应数据线与模拟/数字转换装置输出端和放大装置的输入端连接。
3.根据权利要求1所述的可控硅选半波变频调速器，其特征在于所述逻辑运算器由计数器构成，计数器的输入端与模拟/数字转换装置输出端连接，计数器的输出端与放大装置输入端连接。
专利摘要该实用新型公开了一种可控硅选半波变频调速器,包括电源控制装置,串联于电源输入控制装置和负载之间的可控硅,对电源采样的采样保持装置,将采样信号进行转换的模拟/数字转换装置,对数字信号进行运算并输出脉冲的逻辑运算器以及将脉冲信号放大的放大装置;逻辑运算器将设定频率和采样信号进行逻辑运算后产生相应的脉冲序列并经放大后控制可控硅的通、断来产生所需频率的交流电源。该实用新型具有结构简单、效率高和成本低的优点。
文档编号H02M5/451GK2387665SQ99232288
公开日2000年7月12日 申请日期1999年8月6日 优先权日1999年8月6日
发明者程浩 申请人:程浩