基于SiC MOSFET的过流及过欠压驱动保护系统的制作方法
【专利摘要】本发明公开了一种基于SiC MOSFET的过流及过欠压驱动保护系统，包括过流检测单元、过欠压检测单元、控制单元、驱动单元、钳位及软关断单元、第一MOSFET。本发明兼顾SiC MOSFET的过流保护，栅极过欠压保护以及检测系统抗干扰性强的特点，实现了错误状态数累积达到预设值时，栅极钳位并且软关断SiC MOSFET。错误状态数未达到预设值时，栅极钳位并采取周期性复位，提升了SiC MOSFET在应用电路中的稳定性以及检测反馈系统的抗干扰性。
【专利说明】
基于SiC MOSFET的过流及过欠压驱动保护系统
技术领域
[0001]本发明属于电子技术领域，更进一步涉及电力电子技术领域中的一种基于碳化硅金属-氧化物半导体场效应晶体管SiC M0SFET(Silicon Carbide Metal OxideSemiconductor Field Effect Transistor)的过流及过欠压驱动保护系统。本发明可用于检测SiC MOSFET功率管的过流以及功率管栅极的过欠压，并对错误状态进行记数。电路发生故障时，本发明可以快速准确地切断应用电路中SiC MOSFET的工作，对SiC MOSFET及其应用电路进行有效保护。
【背景技术】
[0002]SiC材料作为新一代宽禁带半导体材料相比于Si具有禁带宽度大，热导率高，击穿电压大，载流子饱和漂移速度大等物理特性。目前，在电力电子技术领域中，基于SiC材料的商用MOSFET器件在太阳能光伏逆变器，电动车等领域中引发了广泛的关注。然而，由于SiCMOSFET与Si MOSFET物理特性存在差异，两者栅极能承受的最大正压与最大负压有区别。SiC MOSFET栅极承受电压过大会引发栅氧化层击穿导致器件失效。另一方面SiC MOSFET栅极电压太小会使得SiC MOSFET工作时脱离深线性区，导通电阻变大。极端情况下会使得SiCMOSFET工作时进入饱和区，导致器件严重发热，影响器件稳定性。实际应用中SiC MOSFET通常工作在高温高压的环境下，对于SiC MOSFET的驱动及保护系统需具有过流保护功能和过欠压保护功能来防止器件失效。此外SiC MOSFET栅极电荷很小，因此开关速度很快，但也使得栅极抗干扰性变差，关断时易引发误导通。在极端工作环境下，检测系统的抗干扰性也将影响电路正常工作，因此需要一种可靠机制来防止检错反馈的误触发。
[0003]郭毅军，苏小维，李章勇等人在其发表的论文“M0SFET的驱动保护电路的设计与应用”(电子设计工程，2012.02:169-174)中公开了一种MOSFET的驱动保护电路。该电路结构上采取在MOS管栅极并联稳压管以限制栅极电压在稳压管稳压值以下，保护MOS管不被击穿；源漏极采用齐纳二极管钳位和RC缓冲电路来保护措施;通过在主回路添加电流检测保护电路，当MOSFET发生过流时，通过保护电路关闭驱动电路来保护MOSFET管。然而，预防栅极过压的同时，也应关注栅极欠压的预防JOSFET栅极欠压会使得MOSFET导通电阻变大，导通损耗增加，导致器件过热而失效。此外电路实际工作中，检测反馈电路的抗干扰性对MOSFET电路的稳定性至关重要。该电路存在的不足之处在于，没有兼顾MOSFET的栅极欠压保护以及应对检测反馈误触发的保护方案，因此该保护电路在可靠性方面存在隐患。
[0004]Zhiqiang Wang,Xiaojie Shi ,Yang Xue ,Leon M.Tolbert ,Fred Wang等人在其发表的论文“Design and Performance Evaluat1n of Overcurrent Protect1n Schemesfor Silicon Caribde(SiC)POffER MOSFETs”( IEEE TRANS ON INDUSTRIALELECTRONICS.VOL.61.N0.10.0CTOBER 2014)中公开了一种针对 SiC MOSFET 的过流检测保护电路。该电路对SiC MOSFET漏源电压采样，与比较器基准电压比较来判断过流，并通过栅极并联稳压二极管来完成过流时栅极的钳位，降低发生过流时通过MOSFET的电流，栅极并联大电阻来完成过流情况下，SiC MOSFET的软关断。对于检测系统的抗干扰性方面，该电路在比较器的反相端采用了较大电容来提高充电时间，过滤MOSFET开启时电流尖峰引起的检测电压瞬时超过参考值引起的误反馈，一定程度提升了电路的抗干扰性。但是，该电路仍然存在的不足之处在于，单一的预防机制不能剔除实际电路工作中的检测反馈的误触发。而且该电路中同样没有涉及SiC MOSFET另一保护重点，栅极过欠压的保护。因此，该保护电路在可靠性方面仍需要提升。
[0005]因此，目前针对MOSFET功率器件的驱动保护方案，分别具有不同侧重点，但并没有一种方案可以同时具备过欠压保护，过流保护，检测反馈系统抗干扰性强的特点，而针对SiC MOSFET功率器件的驱动保护模块研究更少，因此目前商用SiC MOSFET器件在实际应用的可靠性并不高。
【发明内容】
[0006]本发明的目的是为了克服上述现有技术存在的不足，提出一种基于SiCMOSFET的过流及过欠压驱动保护系统。本发明兼顾SiC MOSFET的过流保护，栅极过欠压保护以及检测系统抗干扰性强的优点，实现了错误状态数累积达到预设值时，栅极钳位并且软关断SiCMOSFET;错误状态数未达到预设值时，栅极钳位并采取周期性复位，提升了SiC MOSFET在应用电路中的稳定性以及检测反馈系统的抗干扰性。
[0007]本发明包括过流检测单元、过欠压检测单元、驱动单元、钳位软关断单元、第一个M0SFET。过流检测单元的输入端与第一个MOSFET的漏极相连，输出端连接控制单元的第一个输入端，的控制单元的第二个输入端与过欠压检测单元的输出端相连，控制单元的第一个、第二个、第三个输出端分别与驱动单元的第一个输入端、驱动单元的第二个输入端、钳位软关断单元的输入端连接，过欠压检测单元的第一个、第二个输入端分别连接驱动单元的第一个、第二个输出端，的驱动单元的输出端、钳位软关断的输出端均与第一个MOSFET栅极相连。其中。
[0008]过流检测单元，用于采样第一个MOSFET的源漏电压，产生判断MOSFET过流的逻辑信号。
[0009]过欠压检测单元，用于采样驱动单元中正电源VCC、负电源VEE的电压，产生判断MOSFET栅极过欠压的逻辑信号。
[0010]控制单元，用于接收过欠压检测单元、过流检测单元的输出逻辑信号，并对错误状态计数，产生控制第一个MOSFET开关、栅极钳位软关断的逻辑信号。
[0011]驱动单元，用于接收控制单元的输出逻辑信号完成第一个MOSFET开关状态的切换。
[0012]钳位软关断单元，用于接收控制单元的输出逻辑信号完成第一个MOSFET栅极的钳位软关断。
[0013]本发明与现有技术相比具有如下优点:
[0014]第一，本发明结合了过流检测单元和过欠压检测单元来检测SiCMOSFET工作中的错误状态，如MOSFET过流，MOSFET栅极过欠压。控制单元接收上述两个检测单元的逻辑信号并产生相应的控制信号，传递给驱动单元和钳位软关断单元，发生故障情况时，完成SiCMOSFET的栅极钳位软关断。本发明克服了SiC MOSFET现有驱动模块保护功能单一的缺陷，使得本发明可以有效检测SiC MOSFET应用中遇到的各种危险状况并及时作出反馈，保证了SiC MOSFET器件及其应用电路的安全性和稳定性。
[0015]第二，本发明通过控制单元中的锁存器和计数器来对SiCMOSFET发生故障时的状态进行锁存并计数。若错误状态数未达到预设值，电路故障无法确定，采取栅极钳位、锁存器周期性复位，SiC MOSFET下一周期继续工作。若错误状态数累积达到预设值，表明电路故障可以确定，锁存器不再复位，SiC MOSFET完成栅极钳位和软关断，SiC MOSFET下一周期不再工作。而过流检测单元中通过选取适当电容和电阻来确定时常数，避免采集到MOSFET开启时二极管反向恢复电流引起的电流尖峰所导致的误反馈。本发明结合了上述两种防止检错反馈误触发的机制，克服了现有技术中单一的预防机制存在的问题，使得本发明提高了SiC MOSFET检测系统的抗干扰性，使得SiC MOSFET在应用中不会由于误反馈导致应用电路停止工作，保证了SiC MOSFET在应用电路中的稳定工作。
【附图说明】
[0016]图1是本发明的方框图；
[0017]图2是本发明的电路原理图；
[0018]图3是本发明的测试电路；
[0019]图4是本发明工作时的PSPICE仿真波形图。
【具体实施方式】
[0020]下面结合附图对本发明作详细的说明。
[0021]参照图1对本发明各单元的连接关系做详细的描述。
[0022]本发明包括过流检测单元、过欠压检测单元、驱动单元、钳位软关断单元、第一个M0SFET。过流检测单元的输入端与第一个MOSFET的漏极相连，输出端连接控制单元的第一个输入端，控制单元的第二个输入端与过欠压检测单元的输出端相连，控制单元的第一个、第二个、第三个输出端分别与驱动单元的第一个输入端、驱动单元的第二个输入端、钳位软关断单元的输入端连接，过欠压检测单元的第一个、第二个输入端分别连接驱动单元的第一个、第二个输出端，驱动单元的输出端、钳位软关断的输出端均与第一个MOSFET栅极相连。其中，
[0023]过流检测单元，用于采样第一个MOSFET的漏源电压，产生判断MOSFET过流的逻辑信号；
[0024]过欠压检测单元，用于采样驱动单元中正电源VCC、负电源VEE的电压，产生判断MOSFET栅极过欠压的逻辑信号；
[0025]控制单元，用于接收过欠压检测单元、过流检测单元的输出逻辑信号，并对错误状态计数，产生控制第一个MOSFET开关、栅极钳位软关断的逻辑信号；
[0026]驱动单元，用于接收控制单元的输出逻辑信号完成第一个MOSFET开关状态的切换；
[0027]钳位软关断单元，用于接收控制单元的输出逻辑信号完成第一个MOSFET栅极的钳位及软关断。
[0028]参照图2对本发明的电路原理图中的元器件具体连接关系作详细描述。
[0029]过流检测单元包括二极管Dl、缓冲器buf、电阻R1、第一个电压比较器U1A、电容Cl、电阻R2、第二个MOSFET、第一个非门INVl;过流检测单元中二极管Dl的负极连接第一个MOSFET的漏极，二极管Dl的正极分别连接缓冲器buf的输出端、电阻Rl的一端，缓冲器buf?的输入端连接正电源Vbuf，过流检测单元中第一个电压比较器UlA的同相输入端与基准电压VREFI相连，第一个电压比较器Ul A的反向输入端分别与电容Cl的一端、电阻Rl的另一端、电阻R2的一端相连，电容Cl的另一端接地，第一个电压比较器UlA的输出端与控制单元中第二个锁存器U3F的S输入端相连，电阻R2的另一端与第二个MOSFET的漏极相连，第二个MOSFET的源极接地，第二个MOSFET的栅极连接第一个非门INVl的输出端，第一个非门INVl的输入端用于接收PWM输入信号。
[0030]欠压检测单元包括第二个电压比较器U2A、第三个电压比较器U2B、第四个电压比较器U2C、运放U2D、电阻RH、电阻RL、第一个与门ANDl;过欠压检测单元中第一个电压比较器U2A、第二个电压比较器U2B、第三个电压比较器U2C的同向输入端分别与过欠压检测单元中运放U2D的输出端、基准电压VREF3、电阻Rh和电阻Rl的一端相连，电阻Rh另一端连接驱动单元中正电源VCC，Rl另一端接地，第一个电压比较器U2A、第二个电压比较器U2B、第三个电压比较器U2C的反向输入端分别与基准电压VREF2、电阻RH和电阻RL的一端相连、基准电压VREF4相连，第一个电压比较器U2A、第二个电压比较器U2B、第三个电压比较器U2C的输出端分别连接第一个与门ANDl的三个输入端，第一个与门ANDl的输出端连接控制单元中第一个与非门NANDl的第二个输入端连接，运放U2D的同向输入端接地，运放U2D的反向输入端分别连接电阻R4的一端、电阻R3的一端，R4另一端连接驱动单元中负电源VEE，电阻R3的另一端连接运放U2D的输出端。
[0031 ] 控制单元包括第一个JK触发器U3A、第二个JK触发器U3B、第三个JK触发器U3C、第四个JK触发器U3D、第一个锁存器U3E、第二个锁存器U3F、第一个与非门NAND1、第二个与非NAND2、第二个非门INV2、第三个非门INV3、第四个非门INV4、或门OR、第三个MOSFET、电阻R5 ；控制单元中第一个JK触发器U3A、第二个JK触发器U3B、第三个JK触发器U3C、第四个JK触发器U3D的J和K端均与高电平I连接，第一个JK触发器U3A的时钟输入端与控制单元中第二个锁存器U3F的输出端相连，第一个JK触发器U3A的输出端Ql分别与第二个JK触发器U3B的时钟输入端、第二个与非门NAND2的第一个输入端相连，第二个JK触发器U3B的输出端Q2与第三个JK触发器U3C的时钟输入端、第二个反相器门INV2的输入端相连，第二个反相器INV2的输出端连接第二个与非门NAND2的第二个输入端，第三个JK触发器U3C的输出端Q3与第四个JK触发器U3D的时钟输入端、第二个与非门NAND2的第三个输入端相连，第四个JK触发器U3D的输出端Q4与第四个JK触发器U3D的时钟输入端、第三个反相器门INV3的输入端相连，第三个反相器INV3的输出端连接第二个与非门NAND2的第四个输入端，第二个与非门NAND2的输出端分别与第一个锁存器U3E的S输入端、第一个JK触发器U3A、第二个JK触发器U3B、第三个JK触发器U3C、第四个JK触发器U3D的清零端相连，第一个锁存器U3E的R输入端与高电平I相连，第一个锁存器U3E的输出端连接或门OR的一个输入端，或门OR的另一个输入端用于接收PWM输入信号，或门OR的输出端连接第二个锁存器U3F的R输入端，第二个锁存器U3F的S输入端与过流检测单元中第一个电压比较器UlA的输出端连接，第二个锁存器U3F的输出端分别连接控制单元中第一个JK触发器U3A的时钟输入端、控制单元中第三个MOSFET的栅极、钳位软关断单元中第六个MOSFET的栅极、第七个MOSFET的栅极;控制单元中第一个与非门NANDl的第一个输入端用于接收P丽输入信号，第一个非门NANDl的第二个输入端与过欠压检测单元中第一个与门ANDl的输出端连接，第一个与非门NANDl的第三个输入端分别与电阻R5—端、第二个与门AND2的第一个输入端、第三个MOSFET的漏极相连，电阻R5的另一端与VCC5V相连，第四个反相器INV4的输入端连接与第一个非门NANDl的第一个输入端，用于接收HVM输入信号，第三个非门INV3的输出端连接第二个与门AND2的第二个输出端，第三个MOSFET的源极、漏极分别与地、第二个锁存器U3F的输出端相连，第一个与非门NAND1、第二个与门AND2的输出端分别与驱动单元中第一个三极管、第二个三极管的基极相连。
[0032]驱动单元包括第一个三极管、第二个三极管、第四个MOSFET、第五个MOSFET、电阻R6、电阻R7、驱动电阻Rg;驱动单元中的第一个三极管的基极与控制单元中的第一个与非门NANDl的输出端相连，第一个三极管的集电极分别与电阻R6的一端、第四个MOSFET的栅极相连，驱动单元中第二个三极管的基极与控制单元中第二个与门AND2的输出端相连，第二个三极管的集电极分别与电阻R7的一端、第五个MOSFET的栅极相连，第一个三极管、第二个三极管的发射极均与地相连，电阻R6、电阻R7的另一端均与电源VDD相连，第四个MOSFET的漏极分别与第五个MOSFET的漏极、驱动电阻Rg的一端相连，第四个MOSFET的源极接正电源VCC，第五个MOSFET的源极接负电源VEE。
[0033]钳位软关断单元包括第六个MOSFET、第七个MOSFET、电阻R8、稳压二极管D2 ；钳位软关断单元中电阻R8的一端分别与驱动电阻Rg的另一端、稳压二极管D2的负极、第一个MOSFET的栅极相连，电阻R8的另一端连接第六个MOSFET的漏极，第六个MOSFET的栅极连接控制单元中锁存器U3F的输出端，第六个MOSFET的源极接地，稳压二极管D2的正极连接第七个MOSFET的漏极，第七个MOSFET的源极接地。
[0034]本发明中第一个MOSFET为N沟道MOSFET器件，过流检测单元中第二个MOSFET为N沟道MOSFET器件，控制单元中第三个MOSFET为N沟道MOSFET器件，驱动单元中第四个MOSFET为N沟道MOSFET器件、第五个MOSFET为P沟道MOSFET器件，钳位软关断单元中第六个、第七个MOSFET为N沟道MOSFET器件。
[0035]过流检测单元中的电阻R1、电阻R2分别为2K欧姆和200欧姆，电容Cl为100pF，驱动单元中电阻Rg为5欧姆，钳位软关断单元中的电阻R8为IK欧姆。
[0036]参照图3对本发明的测试电路进行介绍
[0037]本发明下第一MOSFET将在电感钳位电路下测试。其中第一 MOSFET的漏极与二极管D的正极和电感L一端连接，二极管负极和电感L的另一端连接杂散电感Lstary的一端，Lstary的另一端与电源电压Vdc正极相连，Vdc负极接地，第一MOSFET源极接地。其中，杂散电感用来模拟线路中的寄生电感，它将影响MOSFET关断时的电压过冲以及MOSFET栅极电压的振铃幅度。测试电路原理如下:当MOSFET导通时，Vdc流经电感L和第一MOSFET到地，电感电流逐渐上升，二极管D承受Vdc电压，第一MOSFET漏源压降很小；当第一MOSFET关断时，电感电流二极管D进行续流，电感电流略微减小。下一周期重复上述过程。
[0038]参照图4对本发明的具体工作过程和原理做详细分析
[0039]图4的PSPICE仿真波形中:
[0040]第一个坐标轴中的波形代表第一个MOSFET的栅源电压Vgs随时间t的变化关系曲线；
[0041 ]第二个坐标轴中的波形代表流经第一个MOSFET的电流I d随时间t的变化关系曲线；
[0042]第三个坐标轴中的波形代表第一个MOSFET的漏源电压Vds随时间t的变化关系曲线；
[0043]第四个坐标轴中的波形代表过流检测单元中电压比较器UlA的反相输入端DESAT的电压随时间t的变化关系曲线；
[0044]第五个坐标轴中的波形代表控制单元中第二个锁存器U3F的S端的电压随时间t的变化关系曲线；
[0045]第七个坐标轴中的波形代表控制单元中第一个锁存器U3E的S端的电压随时间t的变化关系曲线；
[0046]第八个坐标轴中的波形代表控制单元中第一个锁存器U3E的输出端Q5的电压随时间t的变化关系曲线；
[0047]第九个坐标轴中的波形代表控制单元中第二个锁存器U3F的R端的电压随时间t的变化关系曲线；
[0048]第十个坐标轴中的波形代表控制单元中第二个锁存器U3E的输出端Q6的电压随时间t的变化关系曲线。
[0049]下面对电路正常工作时，第一个MOSFET开启过程和第一个MOSFET关断过程的电路工作原理作详细描述。
[0050]第一个MOSFET开启过程:PffM输入信号为高电平I，因此第一个与非门NANDl的第一个输入端为高电平I C=PWM输入信号高电平I通过第四个反相器INV4后变为低电平O，因此第二个与门AND2的第二个输入端为低电平O。电路正常工作时，过欠压检测单元中第一个与门ANDl的三个输入端均为高电平I，可知第一个与门ANDl的输出端为高电平I，因此第一个与非门NANDl的第二个输入端为高电平I。电路正常工作时，第二个锁存器U3F的R端为高电平I，过流检测单元中第一个比较器UlA输出为高电平I，因此第二个锁存器U3F的S端也为高电平I，第二个锁存器U3F的输出Q6维持之前的低电平O。因此控制单元中第三个MOSFET关断，第一个与非门NANDl的第三个输入端和第二个与门AND2的第二个输入端由电阻R5上拉到高电平I。综上:该阶段第一个与非门NANDl的三个输入端都是高电平，因此第一个与非门NANDl输出为低电平，第二个与门AND2的第一个输入端为高电平I，第二个输入端为低电平O，因此第二个与门AND2的输出也为低电平O。经过电平转换电路转换后，OV TTL电平保持0V，3.5V TTL电平抬升至20V。因此，驱动单元中第四个MOSFET栅极和第五个MOSFET栅极都为低电平O，而第四个MOSFET为PMOS，第五个MOSFET为NMOS，驱动单元中第四个MOSFET开启，第五个MOSFET关闭。电源VCC通过Rg给第一个MOSFET的栅极充电，第一个MOSFET完成导通过程。
[0051]第一个MOSFET关断过程:Pmi输入信号为低电平O，经第四个非门INV4后变为高电平I，所以第一个与非门NANDl的第一个输入端为高电平0，第二个与门AND2的第二个输入端为高电平I。电路正常工作时，过欠压检测单元中第一个与门ANDl的三个输入端均为高电平I，可知第一个与门ANDl的输出端为高电平I，因此第一个与非门NANDl的第二个输入端为高电平I。电路正常工作时，第二个锁存器U3F的R端为高电平I，过流检测单元中第一个比较器UlA输出为高电平I，因此第二个锁存器U3F的S端为高电平I，第二个锁存器U3F的输出Q6为保持之前的低电平。因此控制单元中第三个MOSFET关断，第一个与非门NANDl的第三个输入端和第二个与门AND2的第二个输入端由电阻R4上拉到高电平I。该阶段第一个与非门NANDl的中有一输入端为低电平，因此第一个与非门NANDl输出为高电平，第二个与门AND2的两个输入端都为高电平I，因此第二个与门AND2的输出为高电平I。经过电平转换电路转换后，3.5V TTL高电平变为20V高电平。因此，驱动单元中第四个MOSFET栅极为高电平I，第五个MOSFET栅极都为低电平O，而第四个MOSFET为PMOS，第五个MOSFET为NMOS，所以驱动单元中第四个MOSFET关闭，第五个MOSFET开启。第一个MOSFET的栅极电容通过Rg向VEE放电，第一个MOSFET完成关断过程。
[0052]下面对SiC MOSFET栅极发生过欠压故障时，第一个MOSFET开启过程和第一个MOSFET关断过程的电路工作原理作详细描述。
[0053]第一个MOSFET开启过程:由于发生过欠压故障，第一个电压比较器U2A、第二个电压比较器U2B、第三个电压比较器U2C中输出至少有一个为低电平0，因此第一个与门ANDl输出为低电平0，第一个与非门NANDl输出为I。此时第四个MOSFET栅极为高电平，因此第四个MOSFET关断，VCC不会给第一个MOSFET栅极充电，因此第一个MOSFET关断。若正常开启，第一个MOSFET导通，其两端导通压降很小，缓冲器buf给第一个电压比较器UlA反向输入端连接的电容Cl充电，不会超过第一个电压比较器UlA同向输入端的基准电压VREFl。发生故障时，第一个MOSFET关断，此时其两端电压等于外部测试电路的电源电压Vdc，该电压非常大，此时缓冲器UlB迅速给电容Cl充电，第一个电压比较器UlA反向输入端的电压值迅速增大，超过第一个电压比较器UlA同向输入端的基准电压VREFl，第一个电压比较器UlA输出端OC变为低电平。第一个电压比较器UlA反向向输入端的电压值不会一直升高，最终稳定到缓冲器UlB的输出电压。此时第二个锁存器U3F的S端为低电平0，R端为高电平I，输出端Q6置为高电平I。此时第一个JK触发器U3A的时钟输入端接收到了高电平，因此错误状态数累计I次。
[0054]第一个MOSFET关断过程:PffM输入信号为低电平时，经第四个非门INV4后得到高电平I，过流检测单元中第二个MOSFET开启。电容CI通过电阻R2迅速放电。第一个电压比较器UlA的反向输入端DESAT迅速下降，低于第一个电压比较器UlA同向输入端的基准电压VREFl，第一个电压比较器UlA的输出端OC变为高电平I，因此锁存器U3F的S端变为高电平I。锁存器U3F的R端连接或门OR的输出端，或门OR的输入端连接PWM输入信号和第一个锁存器U3E的输出端。由于第一个锁存器U3E的R端置高电平I，S端连接JK触发器组的清零端(低电平有效)。当JK触发器组构成的计数器的错误状态数未达到预设值时，JK触发器组的清零端为高电平，第一个锁存器U3E的S端也为高电平。所以第一个锁存器U3E的输出端在错误状态数未记满时将维持之前的低电平，因此或门OR的输出仅和PffM输入信号有关。关断时，PffM输入信号为低电平，因此第二个锁存器U3F的R端为低电平O，因此第二个锁存器U3F的输出端06置零(1?:0，3:1，0:0)，锁存器复位。若下一周期，3“ MOSFET的栅极仍然处于过欠压的状态，则重复上述过程;若下一周期故障被排除，则电路恢复正常工作。
[0055]下面对SiC MOSFET栅极发生过流故障时，第一个MOSFET开启过程和第一个MOSFET关断过程的电路工作原理作详细描述。
[0056]第一个MOSFET开启过程:由于发生过流故障，SiC MOSFET漏源电压将增大，因此电容Cl的电压也将增大，与电容Cl相连的第一个电压比较器UlA的反相输入端DESAT采集到的电压将大于第一个电压比较器UlA同相端的基准电压VREFl，第一个电压比较器UlA的输出OC变为低电平，第二个锁存器U3F的S端变为低电平O，第二个锁存器U3F的R端连接PWM输入信号，开启时为高电平I，所以第二个锁存器U3F的R端为高电平I，第二个锁存器U3F的输出Q6置高电平I(R:1，S:O，Q:1)。钳位软关断单元中第六个MOSFET和第七个MOSFET导通。第七个MOSFET导通，稳压二极管D2反向击穿将第一 MSOFET栅极钳位于稳压二极管D2的反向击穿电压，该电压小于电源电压VCCο由于栅源电压Vgs减小，流过SiC MOSFET的电流也减小，并稳定在低于过流时的电流值。同时第一个JK触发器U3A的时钟输入端接收到了 Q6的高电平，因此错误状态数累计I次。
[0057]第一个MOSFET关断过程:PffM输入信号为低电平时，经非门INV4后得到高电平I，过流检测单元中第二个MOSFET开启，电容Cl通过电阻R2迅速放电。第一个电压比较器UlA的反向输入端DESAT迅速下降，低于第一个电压比较器UlA同向输入端的基准电压VREFl，第一个电压比较器UlA的输出端OC变为高电平I，因此第二个锁存器U3F的S端变为高电平I。第二个锁存器U3F的R端连接或门OR的输出端，或门OR的输入端连接PWM输入信号和第一个锁存器U3E的输出端。由于第一个锁存器U3E的R端置高电平I，S端连接JK触发器组的清零端(低电平有效)。
[0058]当JK触发器组构成的计数器的错误状态数未达到预设值时，JK触发器组的清零端为高电平I，第一个锁存器U3E的S端也为高电平I。所以第一个锁存器U3E的输出端在错误状态数未记满时将维持之前的低电平O，因此或门OR的输出仅和P丽输入信号有关。关断时，PWM输入信号为低电平O，因此第二个锁存器U3F的R端为低电平O，因此第二个锁存器U3F的输出端Q6置零(R:0，S:1，Q:0)，锁存器复位。此时钳位软关断单元中第六个MOSFET迅速关闭，软关断几乎不起作用。
[0059]当JK触发器组构成的计数器的错误状态数达到预设值后，JK触发器组的清零端为低电平O，第一个锁存器U3E的S端也为低电平O，第一个锁存器U3E的R端一直为高电平I，因此第一个锁存器U3E的输出Q5置为高电平I，因此或门OR的输出不再与PffM输入信号有关，将一直为高电平I，第二个锁存器U3F的R端也为高电平I。关断阶段，SiC MOSFET不会发生过流，因此第一个电压比较器UlA的输出OC为高电平I，第二个锁存器U3F的S端为高电平I，因此第二个锁存器U3F的输出端Q6维持之前的高电平1(R:1，S:1，Q:Q’)。这种情况下，钳位软关断单元中第六个MOSFET在关断时也将维持开启。SiC MOSFET通过大电阻R8向地放电，软关断减小了SiC MOSFET关断时漏电流Id的变化率，从而减小了因线路杂散电感和漏电流变化率引起的关断瞬间的电压尖峰，电压尖峰过大将导致MOSFET的漏源击穿。此外漏源电压变化率过大会耦合到MOSFET栅极，导致MOSFET在关断时的误导通，使得关断减缓，增加额外开关损耗。在半桥应用中甚至会引发上下桥臂直通，导致直流电源短路，损坏桥臂功率器件。因此软关断对于大电流变化率下的功率管关断至关重要。
[0060]本发明的实施例是，电阻1?1、1?2、1?、1?4、1?5、1?6、1?7、1?8、1^、1^、1?1的取值可分别为21(欧姆、200欧姆、1K欧姆、1K欧姆、200欧姆、5k欧姆、5k欧姆、5欧姆、7K欧姆、IK欧姆。第一个电压比较器Ul A、第二个电压比较器U2A、第三个电压比较器U2B、第四个电压比较器U2C均为LM319，运放U2D为AD827。第一个与门ANDl为两输入与门74ALS11，第二个与门AND2为三输入与门74ALS11，第一个与非门NANDl为三输入与非门74ALS10，第二个与非门NAND2为四输入与非门74ALS20，或门为74ALS32，第一个非门INVl、第二个非门INV2、第三个非门INV3、第四个非门INV4均为74ALS04。第一个JK触发器U3A、第二个JK触发器U3B、第三个JK触发器U3C、第四个JK触发器U3D均为DM7473。第一个锁存器U3E、第二个锁存器U3F为74LS279。缓冲器 buf 为 MIC4124。二极管 Dl 为 SCS240KE2，D2 为 1N4740A，三极管 NPNl 和 NPN2 为 2N2369，第一个MOSFET Ml为ROHM公司的SiC MOSFET SCT2080KE，第二个MOSFET M2、第三个MOSFET M3、第四个MOSFET M4、第六个MOSFET M6、第七个MOSFET M7型号均为NDS331N，第五个MOSFETM5型号为NDS332P，正电源VDD和VCC均为20V，负电源VEE接地，Vbuf为8V。运放U2D采用双电源正负12V供电，各比较器采用单电源5V供电，参考电压超过5V时，可以将比较器同向输入端和反相输入端按相同比例分压进入比较器的输入范围。基准电压VREF1、VREF2、VREF3、VREF4分别为4V，2V，3V，5V。因此过流保护的触发条件为30A ± 0.2A，栅极正压的过压保护触发条件为24V±0.1V，栅极正压的欠压保护触发条件为16V±0.1V，栅极负压保护的触发条件为-5 ± 0.1V，错误状态数累计满5次后，锁存器不再复位，全局性关断第一 MOSFET，下一周期不再工作。
[0061]本发明是利用过流检测单元和过欠压检测单元检测受保护SiC MOSFET过流和栅极过欠压，输出信号给控制单元产生控制受保护SiC MOSFET开关、栅极钳位软关断的逻辑信号，并对错误状态计数，提高靠干扰能力，因此可以有效防止受保护SiC MOSFET发生过流以及栅极过欠压，导致器件损坏。而栅极钳位软关断可以降低受保护SiC MOSFET关断时电流变化率和感应出的尖峰电压，保证了SiC MOSFET器件及其应用电路的稳定性。此外，检测及反馈电路具有高精度及高抗干扰能力，适合在某些环境恶劣且精度要求高的场合下使用，电路调试简单，适合大批量生产。
【主权项】
1.一种基于SiC MOSFET的过流及过欠压驱动保护系统，包括过流检测单元、过欠压检测单元、驱动单元、钳位软关断单元、第一个M0SFET，其特征在于，所述的过流检测单元的输入端与第一个MOSFET的漏极相连，输出端连接控制单元的第一个输入端，所述的控制单元的第二个输入端与过欠压检测单元的输出端相连，所述的控制单元的第一个、第二个、第三个输出端分别与驱动单元的第一个输入端、驱动单元的第二个输入端、钳位软关断单元的输入端连接，所述的过欠压检测单元的第一个、第二个输入端分别连接驱动单元的第一个、第二个输出端，所述的驱动单元的输出端、钳位软关断的输出端均与第一个MOSFET栅极相连;其中， 所述的过流检测单元，用于采样第一个MOSFET的漏源电压，产生判断MOSFET过流的逻辑信号； 所述的过欠压检测单元，用于采样驱动单元中正电源VCC、负电源VEE的电压，产生判断MOSFET栅极过欠压的逻辑信号； 所述的控制单元，用于接收过欠压检测单元、过流检测单元的输出逻辑信号，并对错误状态计数，产生控制第一个MOSFET开关、栅极钳位软关断的逻辑信号； 所述的驱动单元，用于接收控制单元的输出逻辑信号完成第一个MOSFET开关状态的切换； 所述的钳位软关断单元，用于接收控制单元的输出逻辑信号完成第一个MOSFET栅极的钳位及软关断。2.根据权利要求1所述的基于SiCMOSFET的过流及过欠压驱动保护系统，其特征在于，所述的过流检测单元包括二极管Dl、缓冲器buf、电阻Rl、第一个电压比较器U1A、电容Cl、电阻R2、第二个M0SFET、第一个非门INVl;所述的过流检测单元中二极管Dl的负极连接第一个MOSFET的漏极，二极管Dl的正极分别连接缓冲器buf的输出端、电阻Rl的一端，缓冲器buf?的输入端连接正电源Vbuf，所述的过流检测单元中第一个电压比较器UlA的同相输入端与基准电压VREFl相连，第一个电压比较器Ul A的反向输入端分别与电容Cl的一端、电阻Rl的另一端、电阻R2的一端相连，电容Cl的另一端接地，第一个电压比较器UlA的输出端与控制单元中第二个锁存器U3F的S输入端相连，电阻R2的另一端与第二个MOSFET的漏极相连，第二个MOSFET的源极接地，第二个MOSFET的栅极连接第一个非门INVl的输出端，第一个非门INVl的输入端用于接收PffM输入信号。3.根据权利要求1所述的基于SiCMOSFET的过流及过欠压驱动保护系统，其特征在于，所述的欠压检测单元包括第二个电压比较器U2A、第三个电压比较器U2B、第四个电压比较器U2C、运放U2D、电阻RH、电阻RL、电阻R3、电阻R4、第一个与门AND1;所述的过欠压检测单元中第一个电压比较器U2A、第二个电压比较器U2B、第三个电压比较器U2C的同向输入端分别与过欠压检测单元中运放U2D的输出端、基准电压VREF3、电阻Rh和电阻Rl的一端相连，电阻Rh另一端连接驱动单元中正电源VCC，R1另一端接地，第一个电压比较器U2A、第二个电压比较器U2B、第三个电压比较器U2C的反向输入端分别与基准电压VREF2、电阻RH和电阻RL的一端相连、基准电压VREF4相连，第一个电压比较器U2A、第二个电压比较器U2B、第三个电压比较器U2C的输出端分别连接第一个与门ANDI的三个输入端，第一个与门ANDI的输出端连接控制单元中第一个与非门NANDl的第二个输入端连接，运放U2D的同向输入端接地，运放U2D的反向输入端分别连接电阻R4的一端、电阻R3的一端，R4另一端连接驱动单元中负电源VEE，电阻R3的另一端连接运放U2D的输出端。4.根据权利要求1所述的基于SiCMOSFET的过流及过欠压驱动保护系统，其特征在于，所述的控制单元包括第一个JK触发器U3A、第二个JK触发器U3B、第三个JK触发器U3C、第四个JK触发器U3D、第一个锁存器U3E、第二个锁存器U3F、第一个与非门NANDl、第二个与非NAND2、第二个非门INV2、第三个非门INV3、第四个非门INV4、或门OR、第三个MOSFET、电阻R5 ；所述的控制单元中第一个JK触发器U3A、第二个JK触发器U3B、第三个JK触发器U3C、第四个JK触发器U3D的J和K端均与高电平I连接，第一个JK触发器U3A的时钟输入端与控制单元中第二个锁存器U3F的输出端相连，第一个JK触发器U3A的输出端Ql分别与第二个JK触发器U3B的时钟输入端、第二个与非门NAND2的第一个输入端相连，第二个JK触发器U3B的输出端Q2与第三个JK触发器U3C的时钟输入端、第二个反相器门INV2的输入端相连，第二个反相器INV2的输出端连接第二个与非门NAND2的第二个输入端，第三个JK触发器U3C的输出端Q3与第四个JK触发器U3D的时钟输入端、第二个与非门NAND2的第三个输入端相连，第四个JK触发器U3D的输出端Q4与第四个JK触发器U3D的时钟输入端、第三个反相器门INV3的输入端相连，第三个反相器INV3的输出端连接第二个与非门NAND2的第四个输入端，第二个与非门NAND2的输出端分别与第一个锁存器U3E的S输入端、第一个JK触发器U3A、第二个JK触发器U3B、第三个JK触发器U3C、第四个JK触发器U3D的清零端相连，第一个锁存器U3E的R输入端与高电平I相连，第一个锁存器U3E的输出端连接或门OR的一个输入端，或门OR的另一个输入端用于接收PWM输入信号，或门OR的输出端连接第二个锁存器U3F的R输入端，第二个锁存器U3F的S输入端与过流检测单元中第一个电压比较器UlA的输出端连接，第二个锁存器U3F的输出端分别连接控制单元中第一个JK触发器U3A的时钟输入端、控制单元中第三个MOSFET的栅极、钳位软关断单元中第六个MOSFET的栅极、第七个MOSFET的栅极;控制单元中第一个与非门NANDl的第一个输入端用于接收HVM输入信号，第一个非门NANDl的第二个输入端与过欠压检测单元中第一个与门ANDl的输出端连接，第一个与非门NANDl的第三个输入端分别与电阻R5—端、第二个与门AND2的第一个输入端、第三个MOSFET的漏极相连，电阻R5的另一端与VCC5V相连，第四个反相器INV4的输入端连接与第一个非门NANDl的第一个输入端，用于接收PWM输入信号，第三个非门INV3的输出端连接第二个与门AND2的第二个输出端，第三个MOSFET的源极、漏极分别与地、第二个锁存器U3F的输出端相连，第一个与非门NAND1、第二个与门AND2的输出端分别与驱动单元中第一个三极管、第二个三极管的基极相连。5.根据权利要求1所述的基于SiCMOSFET的过流及过欠压驱动保护系统，其特征在于，所述的驱动单元包括第一个三极管、第二个三极管、第四个MOSFET、第五个MOSFET、电阻R6、电阻R7、驱动电阻Rg;所述的驱动单元中的第一个三极管的基极与控制单元中的第一个与非门NANDI的输出端相连，第一个三极管的集电极分别与电阻R6的一端、第四个MOSFET的栅极相连，驱动单元中第二个三极管的基极与控制单元中第二个与门AND2的输出端相连，第二个三极管的集电极分别与电阻R7的一端、第五个MOSFET的栅极相连，第一个三极管、第二个三极管的发射极均与地相连，电阻R6、电阻R7的另一端均与电源VDD相连，第四个MOSFET的漏极分别与第五个MOSFET的漏极、驱动电阻Rg的一端相连，第四个MOSFET的源极接正电源VCC，第五个MOSFET的源极接负电源VEE。6.根据权利要求1所述的基于SiCMOSFET的过流及过欠压驱动保护系统，其特征在于，所述的钳位软关断单元包括第六个MOSFET、第七个MOSFET、电阻R8、稳压二极管D2;所述的钳位软关断单元中电阻R8的一端分别与驱动电阻Rg的另一端、稳压二极管D2的负极、第一个MOSFET的栅极相连，电阻R8的另一端连接第六个MOSFET的漏极，第六个MOSFET的栅极连接控制单元中锁存器U3F的输出端，第六个MOSFET的源极接地，稳压二极管D2的正极连接第七个MOSFET的漏极，第七个MOSFET的源极接地。7.根据权利要求1所述的基于SiCMOSFET的过流及过欠压驱动保护系统，其特征在于，所述的第一个MOSFET为N沟道MOSFET器件，所述的过流检测单元中第二个MOSFET为N沟道MOSFET器件，所述的控制单元中第三个MOSFET为N沟道MOSFET器件，所述的驱动单元中第四个MOSFET为N沟道MOSFET器件、第五个MOSFET为P沟道MOSFET器件，所述的钳位软关断单元中第六个、第七个MOSFET为N沟道MOSFET器件。8.根据权利要求1所述的基于SiCMOSFET的过流及过欠压驱动保护系统，其特征在于，所述的过流检测单元中的电阻R1、电阻R2分别为2K欧姆和200欧姆，电容Cl为100pF，所述的驱动单元中电阻Rg为5欧姆，所述的钳位软关断单元中的电阻R8为IK欧姆。
【文档编号】H02H3/24GK105977905SQ201610516632
【公开日】2016年9月28日
【申请日】2016年7月4日
【发明人】张艺蒙, 许耀, 宋庆文, 汤晓燕, 张玉明
【申请人】西安电子科技大学