一种基于dsp的三相vsr硬件主电路的制作方法
【技术领域】
[0001]本实用新型涉及三相VSR，具体涉及一种基于DSP的三相VSR硬件主电路。
【背景技术】
[0002]数字信号处理器以其高速的信号处理能力、无间断地完成数据实时交换的优良性能，逐渐取代传统模拟信号微处理器；智能功率模块包含了开关器件和与其反相并联的续流二极管及驱动、保护、故障诊断等多个单元，在一致性和可靠性方面达到了极高的水平。利用IPM的控制功能，与数字信号处理器相结合，可以方便构成智能功率控制系统。三相PWM整流器以其谐波含量小、功率因数高、能量可逆等优点成为近年来电力电子领域研宄的热点。
【实用新型内容】
[0003]针对以上现有技术中存在的不足，本实用新型提供了一种基于DSP的三相VSR硬件主电路。
[0004]一种基于DSP的三相VSR硬件主电路，所述主电路包括三相交流电源、三相交流电抗器、整流桥、滤波电容C、负载R，所述整流桥由三个IPM连接而成，所述三相交流电源通过与三相交流电抗器串联后分别与整流桥连接，所述整流桥与滤波电容C并联后与负载R并联。
[0005]所述IPM 为 PM75DSA120 模块。
[0006]所述三相交流电源分别为A、B、C，所述三相交流电抗器分别为L1、L2、L3，所述三个 IPM 分别为 IPMl、IPM2、IPM3。
[0007]所述三相交流电源A、B、C分别与三相交流电抗器L1、L2、L3串联，所述三相交流电抗器L1、L2、L3分别与IPMl、IPM2、IPM3内部两个开关管的串联处连接。
[0008]所述IPMl、IPM2、IPM3的一接口电源引脚分别连接一 +15V驱动电源，所述IPMl、IPM2、IPM3的另一接口电源引脚并联后连接一 +15V驱动电源。
[0009]所述驱动电源选用ANSJ HAW3-220S15电源模块。
[0010]本实用新型的有益效果为:本实用新型的这种电路设计，使得本电路简单可靠，提高了系统的自我保护能力，使得基于DSP的三相VSR硬件主电路的数字化实现；所述IPM通态损耗和开关损耗都比较低，尤其IPM集成了驱动和保护电路，使系统的硬件电路简单可靠，同时提高了系统故障情况下的自保护能力。
【附图说明】
[0011]图1为本实用新型一种基于DSP的三相VSR硬件主电路连接图；
[0012]图2为本实用新型一种基于DSP的三相VSR硬件主电路的驱动电源与整流桥的电路连接图；
[0013]图中:1为三相交流电源；2为三相交流电抗器；3为整流桥；4为驱动电源。
【具体实施方式】
[0014]以下结合【具体实施方式】和【附图说明】对本实用新型做进一步详细说明。
[0015]如图1所示，一种基于DSP的三相VSR硬件主电路，所述主电路包括三相交流电源
(I)、三相交流电抗器(2)、整流桥(3)、滤波电容C、负载R，所述电抗器的电感量为5mH，所述滤波电容C的值为0.002F，所述负载R的值为50 Ω，所述整流桥(3)由三个IPM连接而成，所述三相交流电源(I)通过与三相交流电抗器(2)串联后分别与整流桥(3)连接，所述整流桥(3)与滤波电容C并联后与负载R并联，本实用新型的这种电路设计，使得本电路简单可靠，提高了系统的自我保护能力，使得基于DSP的三相VSR硬件主电路的数字化实现。
[0016]具体地，所述三相交流电源⑴分别为A、B、C，所述三相交流电抗器⑵分别为L1、L2、L3，所述三个IPM分别为IPM1、IPM2、IPM3。所述三相交流电源(1)A、B、C分别与三相交流电抗器(2)L1、L2、L3串联，所述三相交流电抗器(2)L1、L2、L3分别与IPM1、IPM2、IPM3内部两个开关管的串联处连接。
[0017]所述IPM为PM75DSA120模块，IPM是先进的混合集成功率器件，由高速、低功耗的IGBT芯片和优选的门极驱动及保护电路构成。所述IPM通态损耗和开关损耗都比较低，尤其IPM集成了驱动和保护电路，使系统的硬件电路简单可靠，同时提高了系统故障情况下的自保护能力。
[0018]如图2所示，所述IPM1、IPM2、IPM3的一接口电源引脚分别连接一 +15V驱动电源
(4)，所述IPM1、IPM2、IPM3的另一接口电源引脚并联后连接一 +15V驱动电源(4)，这样整流桥(3)需要四路相互隔离的独立驱动电源(4)，所述驱动电源(4)选用ANSJ HAW3-220S15电源模块，其输入交流电压为220V，输出直流电压为15V。
[0019]每个PM75DSA120模块外部有两个接口，分别控制内部的两个开关管，其中每个接口又各有5个引脚。在这5个引脚中，I脚为电源引脚，需要外部对其提供一个+15V的独立稳压电源；2脚是IPM模块内部自身提供的一个+5V电源的引出脚，为光耦提供电源；3脚为PWM信号引脚；4脚为地；5脚为故障信号端。IPM1、IPM2、IPM3的一接口电源引脚分别要求一路+15V驱动电源(4)，而IPM1、IPM2、IPM3的一接口电源引脚共地只需要一路+15驱动电源(4)，所以整流桥(3)共需要四路+15V驱动电源(4)。
[0020]在整流桥(3)中，驱动信号线和电源线要离远些，尽量垂直，不要平行放置；光耦输出与IPM输入之间走线应尽量短些；驱动信号要采用高共模抑制比的高速光耦，且tp<0.8 μ s，CMR>10kv/μ S0
[0021]通过本实用新型可以实现以下技术效果:
[0022]本实用新型的这种电路设计，使得本电路简单可靠，提高了系统的自我保护能力，使得基于DSP的三相VSR硬件主电路的数字化实现；所述IPM通态损耗和开关损耗都比较低，尤其IPM集成了驱动和保护电路，使系统的硬件电路简单可靠，同时提高了系统故障情况下的自保护能力。
【主权项】
1.一种基于DSP的三相VSR硬件主电路，其特征在于所述主电路包括三相交流电源(I)、三相交流电抗器(2)、整流桥(3)、滤波电容C、负载R，所述整流桥(3)由三个IPM连接而成，所述三相交流电源(I)通过与三相交流电抗器(2)串联后分别与整流桥(3)连接，所述整流桥(3)与滤波电容C并联后与负载R并联。
2.根据权利要求1所述的一种基于DSP的三相VSR硬件主电路，其特征在于所述IPM为 PM75DSA120 模块。
3.根据权利要求1或2所述的一种基于DSP的三相VSR硬件主电路，其特征在于所述三相交流电源(I)分别为A、B、C，所述三相交流电抗器(2)分别为L1、L2、L3，所述三个IPM分别为 IPMl、IPM2、IPM3。
4.根据权利要求3所述的一种基于DSP的三相VSR硬件主电路，其特征在于所述三相交流电源(1)A、B、C分别与三相交流电抗器(2)L1、L2、L3串联，所述三相交流电抗器(2)L1、L2、L3分别与IPMl、IPM2、IPM3内部两个开关管的串联处连接。
5.根据权利要求3所述的一种基于DSP的三相VSR硬件主电路，其特征在于所述IPMl、IPM2、IPM3的一接口电源引脚分别连接一 +15V驱动电源(4)，所述IPM1、IPM2、IPM3的另一接口电源引脚并联后连接一 +15V驱动电源(4)。
6.根据权利要求5所述的一种基于DSP的三相VSR硬件主电路，其特征在于所述驱动电源(4)选用ANSJ HAW3-220S15电源模块。
【专利摘要】一种基于DSP的三相VSR硬件主电路，所述主电路包括三相交流电源、三相交流电抗器、整流桥、滤波电容C、负载R，所述整流桥由三个IPM并联而成，所述三相交流电源通过与三相交流电抗器串联后分别与整流桥的三个IPM连接，所述整流桥与滤波电容C并联后与负载R并联。本实用新型的这种电路设计，使得本电路简单可靠，提高了系统的自我保护能力，使得基于DSP的三相VSR硬件主电路的数字化实现；所述IPM通态损耗和开关损耗都比较低，尤其IPM集成了驱动和保护电路，使系统的硬件电路简单可靠，同时提高了系统故障情况下的自保护能力。
【IPC分类】H02M7-219
【公开号】CN204517688
【申请号】CN201520189022
【发明人】杨冬, 鲍广庆, 臧立峰
【申请人】淮南联合大学
【公开日】2015年7月29日
【申请日】2015年3月30日