一种用于高压测试机中的硬件防死机电路的制作方法
【专利摘要】本实用新型公开一种用于高压测试机中的硬件防死机电路，包括：计数器芯片、采样正弦交流高压信号并进行处理得到时钟信号的时钟模块、采集CPU握手信号的握手模块，以及用于计算是否应该高压输出的判断模块；时钟模块包括：微分电路和比较器，比较器的输出端经限流电阻R4和稳压管D3连接至计数器芯片的时钟信号输入端；判断模块采集CPU通过串并转换、译码后的高压控制信号和所述计数器芯片输出的信号，进行计算并控制是否高压输出。根据CPU的信号状态及仪器的测试状态，决定是否输出高压，保障测试人员的安全，进一步增强高压测试机对人体的保护功能；本电路只用若干电阻、电容、二极管及两个芯片即可完成，具有成本低、易于实现的优点。
【专利说明】
一种用于高压测试机中的硬件防死机电路
技术领域
[0001]本实用新型属于高压测试机的保护技术领域，尤其涉及一种用于高压测试机中的硬件防死机电路。
【背景技术】
[0002]高压测试机的要求是在测试过程中能输出稳定的高压，测试完毕后能立即切断高压，或者在判断可能发生危险时能立即切断高压。高压测试机在设计过程中，对于特殊环境下或恶劣条件下的使用，设计者往往会从防雷、EMC保护等方面考虑，这些考虑在一定程度上解决了干扰等问题。但仅仅有这些措施还不够，万一在高压测试过程中，不良的被测物在测试时发生严重拉弧或插座地线接触不良，高压测试机也是有可能出现测试端有高压输出、但CPU出现死机的可能情形。在这种情形下，为了保障测试人员的安全，一种硬件防死机电路是有必要的。
【发明内容】
[0003]有鉴于此，本实用新型提出一种用于高压测试机中的硬件防死机电路，以解决由于高压测试机在测试端高压输出的同时CPU出现死机，从而对测试人员造成安全威胁的技术问题。为了对披露的实施例的一些方面有一个基本的理解，下面给出了简单的概括。该概括部分不是泛泛评述，也不是要确定关键/重要组成元素或描绘这些实施例的保护范围。其唯一目的是用简单的形式呈现一些概念，以此作为后面的详细说明的序言。
[0004]本实用新型采用如下技术方案:
[0005]提供一种用于高压测试机中的硬件防死机电路，包括:计数器芯片、采样正弦交流高压信号并进行处理得到时钟信号的时钟模块、采集(PU握手信号的握手模块，以及用于计算是否应该高压输出的判断模块；
[0006]所述时钟模块连接至所述计数器芯片的时钟信号输入端，所述握手模块连接至所述计数器芯片的复位信号输入端，所述判断模块连接至所述计数器芯片的输出端；
[0007]所述时钟模块包括:微分电路和比较器，所述微分电路与所述比较器的正向输入端连接，所述比较器的输出端经限流电阻R4和稳压管D3连接至所述计数器芯片的时钟信号输入端；
[0008]所述握手模块包括:依次连接的限流电阻R7、二极管D4和下拉电阻R8，CPU握手信号经限流电阻R7和二极管D4输入至所述计数器芯片的复位信号输入端；
[0009]所述判断模块采集CPU通过串并转换、译码后的高压控制信号和所述计数器芯片输出的信号，进行计算并控制是否高压输出。
[0010]进一步的，所述判断模块包括:与非门芯片U5A、与非门芯片U5B、与非门芯片U5C、与非门芯片U5D、分压电阻R1、分压电阻R3、二极管D1、限流电阻R6、上拉电阻R2、二极管D2和三极管Ql。
[0011 ]有益效果:根据CPU的信号状态及仪器的测试状态，决定是否输出高压，在CPU正常工作时，该电路允许系统高压输出，但当CPU工作出现异常时，该电路会主动切断高压，保障测试人员的安全，进一步增强高压测试机对人体的保护功能，同时测试机安全性能进一步增强;本电路只用若干电阻、电容、二极管及两个芯片即可完成，具有成本低、易于实现的优点。
【附图说明】
[0012]图1是本实用新型一种用于高压测试机中的硬件防死机电路的结构示意图；
[0013]图2是本实用新型的结构原理图。
【具体实施方式】
[0014]以下描述和附图充分地示出本发明的具体实施方案，以使本领域的技术人员能够实践它们。其他实施方案可以包括结构的、逻辑的、电气的、过程的以及其他的改变。实施例仅代表可能的变化。除非明确要求，否则单独的部件和功能是可选的，并且操作的顺序可以变化。一些实施方案的部分和特征可以被包括在或替换其他实施方案的部分和特征。
[0015]如图1和2所示，提供一种用于高压测试机中的硬件防死机电路，包括:计数器芯片U4、时钟模块2、握手模块3和判断模块4。时钟模块2采样正弦交流高压信号Um-diff并进行处理得到时钟信号，作为计数器芯片U4计数工作的时钟。握手模块3采集CPU发送来的握手信号RUN_CHK，高电平有效。判断模块4采集CPU通过串并转换、译码后的高压控制信号AC_CS和计数器芯片U4输出的信号，进行计算并控制是否输出高压输出使能信号HV_EN。
[0016]时钟模块2连接至计数器芯片U4的时钟信号输入端CLK，握手模块3连接至计数器芯片U4的复位信号输入端RST，判断模块4连接至计数器芯片U4的输出端。
[0017]时钟模块2包括:微分电路和比较器U2，微分电路包括电容CI和电阻R5，微分电路与比较器U2的正向输入端连接，正弦交流高压信号Um-diff通过微分电路得到信号的变化方向，再经过比较器U2得到类似于方波的时钟信号输出给计数器芯片U4的时钟信号输入端CLK，作为计数器芯片U4计数工作的时钟。比较器U2的输出端经限流电阻R4和稳压管D3连接至计数器芯片U4的时钟信号输入端CLK，限流电阻R4和稳压管D3起保护作用，防止时钟信号幅度异常对计数器芯片U4造成损坏。
[0018]握手模块3包括:依次连接的限流电阻R7、二极管D4和下拉电阻R8，限流电阻R7和二极管D4起保护作用。计数器芯片U4收到CPU发送过来的握手信号后，就会复位计数器，重新开始计数，计数器芯片Q12?Ql引脚全部置零。
[0019]判断模块4包括:与非门芯片U5A、与非门芯片U5B、与非门芯片U5C、与非门芯片U5D、分压电阻Rl、分压电阻R3、二极管Dl、限流电阻R6、上拉电阻R2、二极管D2和三极管Ql。
[0020]当CPU正常工作，且有高压输出时，高压控制信号AC_CS为高电平，计数器芯片U4复位后Q12?Ql为低电平，U5C的10脚输出为高电平，U5B的4脚输出为低电平，QlO为低电平，U5A的3脚输出为高电平，U5D的11脚输出为低电平，三极管Ql截止，高压输出使能信号HV_EN输出为高，允许高压输出。
[0021]当有高压输出，但CPU发生异常死机时，计数器芯片U4收不到CPU发送过来的握手信号，计数器不会复位，计数达到一段时间后，Q7引脚输出为高电平，U5C的10脚输出为低电平，U5B的4脚输出为低电平，U5A的3脚输出为高电平，U5D的11脚输出为高电平，三极管Ql导通，二极管D2也导通，高压输出使能信号HV_EN输出为低电平，禁止高压输出。同理，计数达到更长时间时，QlO引脚输出高电平，U5D的11脚输出为高电平，三极管QI导通，高压输出使能信号HV_EN输出为低电平，切断高压输出。
[0022]上述实施例为本实用新型较佳的实施方式，但本实用新型的实施方式并不受上述实施例的限制，其他任何未背离本实用新型的精神实质与原理下所做的改变，修饰，替代，组合，简化，均应为等效的置换方式，都应包含在本实用新型的保护范围内。
【主权项】
1.一种用于高压测试机中的硬件防死机电路，其特征在于，包括:计数器芯片、采样正弦交流高压信号并进行处理得到时钟信号的时钟模块、采集CPU握手信号的握手模块，以及用于计算是否应该高压输出的判断模块； 所述时钟模块连接至所述计数器芯片的时钟信号输入端，所述握手模块连接至所述计数器芯片的复位信号输入端，所述判断模块连接至所述计数器芯片的输出端； 所述时钟模块包括:微分电路和比较器，所述微分电路与所述比较器的正向输入端连接，所述比较器的输出端经限流电阻R4和稳压管D3连接至所述计数器芯片的时钟信号输入端； 所述握手模块包括:依次连接的限流电阻R7、二极管D4和下拉电阻R8，CPU握手信号经限流电阻R7和二极管D4输入至所述计数器芯片的复位信号输入端； 所述判断模块采集CPU通过串并转换、译码后的高压控制信号和所述计数器芯片输出的信号，进行计算并控制是否高压输出。2.根据权利要求1所述的一种用于高压测试机中的硬件防死机电路，其特征在于，所述判断模块包括:与非门芯片U5A、与非门芯片U5B、与非门芯片U5C、与非门芯片U5D、分压电阻Rl、分压电阻R3、二极管Dl、限流电阻R6、上拉电阻R2、二极管D2和三极管Ql。
【文档编号】H02H11/00GK205429723SQ201620199925
【公开日】2016年8月3日
【申请日】2016年3月15日
【发明人】汪钢, 陆文兴, 刘坤
【申请人】常州市致新精密电子有限公司