专利名称：触发器和半导体集成电路的制作方法
技术领域：
本发明涉及半导体集成电路。更具体地，本发明涉及能够控制供应到其 触发器的部分电力的半导体集成电路。
背景技术：
已知MTCMOS (多阈值电压互补金属氧化物半导体)技术是在半导体 集成电路中省电的方式。MTCMOS技术所应用到的电路块包括用于在低电压 上工作的具有低阈值的功能块和用于在待令状态中切断泄漏电流的开关。作为例证，如图1所示，MTCMOS功能块910具有与虚地线VSS1(卯3) 相连的逻辑门911和912。虚地线VSS1 (903 )与实地线VSS (901)相连， 其间插入连接有MTCMOS开关931。在待令模式中，发出控制信号PG，以 关断MTCMOS开关931,从而停止供电，由此禁止泄漏电流。如果停止向所有单元供电，则触发器单元和锁存器单元保持的数据将丟 失。如果这些单元中的每一个被实现为非MTCMOS功能块920,则保留其中 保持的数据，但是即便当MT(JMUS开关931断开连接时，非MTCMOS功能 块920中的逻辑门921和922仍被持续通电。该安排由此使得作为MTCMOS 技术的原始目标的省电特征失效。在尝试克服以上困难的过程中，已提出了 MTCMOS触发器和MTCMOS 锁存器来构成使得每一单元中的数据保持完整(intact)的最少非MTCMOS 元件。类似技术涉及由低阈值晶体管构成的主触发器和由在待令模式中仍然 激活的高阈值晶体管构成的从触发器，由此防止擦除所存储的数据(例如， 见曰本专利公开号Hei 11-284493,参考图4)。发明内容然而，如果每一触发器的一部分构成MTCMOS元件，则一方面很难调 整MTCMOS开关的控制信号之间的定时，另一方面很难调整MTCMOS开关 的数据输入信号和时钟信号之间的定时。具体来说，在从触发器在待令模式 中保持数据的情况下，当时钟信号停止或再次激活时，主触发器可能错误地 取出下一数据输入信号。需要精确控制定时，以防止这样的触发器故障。所 涉及的控制由此使得很难在设计ASIC(特定用途集成电路)时利用MTCMOS 技术。已考虑到以上情况而作出了本发明，并且本发明提供了这样的配置，使 得在部分停止向触发器供电时的定时调节更容易。在执行本发明的过程中，根据本发明的一个实施例，提供了一种触发器， 包括时钟供应电路，配置为当睡眠信号无效时，输出在第一状态和第二状 态之间交替的时钟信号，而在所述睡眠信号激活时，将所述时钟信号固定为 所述第一状态；第一保持电路，配置为当所述时钟信号指明所述第一状态时， 取出输入信号，而当所述时钟信号指明所述第二状态时，保持所述输入信号； 第二保持电路，配置为当所述时钟信号指明所述第二状态时，取出由所述第 一保持电路输出的第一信号，而当所述时钟信号指明所述第一状态时，保持 所述第一信号；输入切换电路，配置为当保持信号激活时，供应所述第二保 持电路输出的第二信号作为所述输入信号，并当所述保持信号无效时，供应 外部信号作为所述输入信号；和供电控制电路，配置为当供电控制信号激活 时，向所述第一保持电路和所述输入切换电路供电，而当所述供电控制信号 无效时，不向所述第一保持电路和所述输入切换电路供电。根据本发明实施 例的触发器允许第二保持电路在第 一保持电路和输入切换电路不通电时保持 该信号，而当保持信号激活时将该信号反馈到该第一保持电路。利用该实施 例，可以按照MTCMOS开关的形式来优选实现该供电控制电路。优选地，以上实施例的触发器还可包括清除电路，配置为当清除信号激 活时，清除所述第二保持电路所保持的信号；或预置电路，配置为当预置信 号激活时，预置所述第二保持电路所保持的信号。本发明的优选变形允许将 第二保持电路所保持的信号设置为期望状态。在本发明的另一优选结构中， 当禁止信号激活时，清除电路可以不清除第二保持电路所保持的信号或者预 置电路可以不预置所述第二保持电路所保持的信号，而不管所述清除信号或预置信号处于什么状态。根据本发明的另一实施例，提供了一种触发器，包括时钟供应电路， 配置为当睡眠信号无效时，输出在第一状态和第二状态之间交替的时钟信号，而在所述睡眠信号激活时，将所述时钟信号固定为所述第一状态；第一保持 电路，配置为当所述时钟信号指明所述第一状态时，取出输入信号，而当所 述时钟信号指明所述第二状态时，保持所述输入信号；第二保持电路，配置 为当所述时钟信号指明所述第二状态时，取出由所述第一保持电路输出的第 一信号，而当所述时钟信号指明所述第一状态时，保持所述第一信号；输入 切换电路，配置为当保持信号激活或使能信号无效时，供应所述第二保持电 路输出的第二信号作为所述输入信号，并当所述保持信号无效和所述使能信 号激活时，供应外部信号作为所述输入信号；和供电控制电路，配置为当供 电控制信号激活时，向所述第一保持电路和所述输入切换电路供电，而当所 述供电控制信号无效时，不向所述第一保持电路和所述输入切换电路供电。 根据本发明实施例的触发器允许第二保持电路在第一保持电路和输入切换电 路不通电时保持该信号，而当保持信号激活或使能信号无效时将该信号反馈 到该第一保持电路。根据本发明另一实施例，提供了一种触发器，包括时钟供应电路，配 置为当睡眠信号无效时，输出在第一状态和第二状态之间交替的时钟信号， 而在所述睡眠信号激活时，将所述时钟信号固定为所述第一状态；第一保持 电路，配置为当所述时钟信号指明所述第一状态时，取出输入信号，而当所 述时钟信号指明所述第二状态时，保持所述输入信号；第二保持电路，配置 为当所述时钟信号指明所述第二状态时，取出由所述第一保持电路输出的第 一信号，而当所述时钟信号指明所述第一状态时，保持所述第一信号；输入 切换电路，配置为当扫描模式信号指明扫描模式生效(ineffect)时，供应扫 描输入(scan-in)信号作为所述输入信号，当所述扫描模式信号指明扫描模 式不生效并且保持信号激活时，供应所述第二保持电路输出的第二信号作为 所述输入信号，而当所述保持信号无效时，供应外部信号作为所述输入信号； 和供电控制电路，配置为当供电控制信号激活时，向所述第一保持电路和所 述输入切换电路供电，而当所述供电控制信号无效时，不向所述第一保持电 路和所述输入切换电路供电。由此，在根据以上实施例的触发器中形成了扫 描路径，其中允许第二保持电路在第 一保持电路和输入切换电路不通电时保持该信号，并按照适当的定时方式将该信号反馈到该第一保持电路。根据本发明另一实施例，提供了一种半导体集成电路，包括时钟供应 电路，配置为当睡眠信号无效时，输出在第一状态和第二状态之间交替的时钟信号，而在所述睡眠信号激活时，将所述时钟信号固定为所述第一状态； 第一保持电路，配置为当所述时钟信号指明所述第一状态时，取出输入信号， 而当所述时钟信号指明所述第二状态时，保持所述输入信号；第二保持电路， 配置为当所述时钟信号指明所述第二状态时，取出由所述第一保持电路输出 的第一信号，而当所述时钟信号指明所述第一状态时，保持所述第一信号； 输入切换电路，配置为当保持信号激活时，供应所述第二保持电路输出的第 二信号作为所述输入信号，并当所述保持信号无效时，供应外部信号作为所 述输入信号；供电控制电路，配置为当供电控制信号激活时，向所述第一保 持电路和所述输入切换电路供电，而当所述供电控制信号无效时，不向所述 第一保持电路和所述输入切换电路供电；和触发器控制电路，配置为仅当至 少所述睡眠信号激活时，不将所述供电控制信号设置为激活，而仅当至少所 述保持信号激活时，将所述供电控制信号设置为激活。根据本发明以上实施 例的半导体集成电路允许第二保持电路在第一保持电路和输入切换电路不通 电时保持该信号，而当该保持信号激活时，将该信号反馈到该第一保持电路。 当如上所述示意性实施本发明时，其使得用于调节部分停止向触发器供 电的定时相当容易。
在阅读以下描述和附图时，本发明的其他优点将变得清楚，其中 图1是图示了 MTCMOS的基本电路结构的示意性电路图； 图2是示出了根据本发明实施例的触发器的典型结构的示意性电路图； 图3是示出了根据本发明实施例的触发器的典型工作定时的时序图； 图4是示出了根据本发明实施例的在触发器之间一般如何分布控制信号 的示意图；图5是示出了根据本发明实施例的触发器的一种变形的示意性电路图； 图6是示出了根据本发明实施例的触发器的另一种变形的示意性电路图；图7是示出了根据本发明实施例的触发器的另一种变形的示意性电路图；和图8是示出了根据本发明实施例的触发器的另一种变形的示意性电路图。
具体实施方式
现在将参考附图来详细描述本发明的优选实施例。图l是图示了 MTCMOS的基本电路结构的示意性电路图。在MTCMOS 中，功能块910具有与虚地线VSSl( 903 )相连的逻辑门911和912。 MTCMOS 开关931插入连接在虛地线VSS1 (903 )和实地线VSS (901 )之间。在待令 模式中，MTCMOS开关931由控制信号PG断开连接，切断向MTCMOS供 电，并防止泄漏电流从电源线VDD ( 902 )流向地线VSS (901 )。由于电源 线VDD ( 902 )与PMOS衬底相连，而地线VSS (卯l )与NMOS衬底相连， 所以即使在MTCMOS开关931断开连接之后，该衬底电流也不中断。在非MTCMOS功能块920中，逻辑门921和922与电源线VDD ( 902 ) 和地线VSS (卯l )相连。由此，在MTCMOS开关931断开连接之后，不切 断供电。本发明假设每一电路块具有和非MTCMOS功能块920共存的MTCMOS 功能块910。图2是示出了实施本发明的触发器的典型结构的示意性电路图。该触发 器包括时钟控制反相器111、 112、 121和132;反相器131、 151、 152、 161、 172和181;传输门141和142;以及与非门171。在该触发器中，除了由与 非门171和反相器172构成的非MTCMOS功能块21和由反相器151和152 构成的非MTCMOS功能块22之外，当MTCMOS开关931断开连接时，停 止向这些门供电。相反，即使在MTCMOS开关931断开连接之后，属于非 MTCMOS功能块21和22的门仍保持通电。触发器接收数据输入信号D、时钟信号CK、保持信号HLD、和睡眠信 号SLP。发出数据输入信号D，以输入要由触发器保持的数据。使用时钟信 号CK来提供用于同步触发器的参考。保持信号HLD是在中断从外部输入的同时促使触发器保持数据的控制 信号。睡眠信号SLP是通过切断供应时钟信号CK使得触发器无效的控制信号向MTCMOS开关931 (图1 )供应MTCMOS控制信号PG,以接通或关 断向MTCMOS功能块供电。
时钟信号CK和睡眠信号SLP被输入到与非门171。与非门171是生成 时钟信号CK和睡眠信号SLP之间的与非值的电路。也就是说，与非门171 输出时钟信号CK的反相信号，直到睡眠信号SLP激活为止。作为负逻辑信 号，睡眠信号SLP当没有激活时保持为高，而当激活时，则被驱动为低。因 而断定当睡眠信号SLP无效时，与非门171输出的反相时钟信号CKN是时 钟信号CK的反相信号，而当睡眠信号SLP激活时，在中断时钟信号CK的 同时，与非门171的输出被驱动为高。
与非门171的输出端与其输出为未反相的时钟信号CKP的反相器172相 连。当睡眠信号SLP无效时，未反相的时钟信号CKP被提供为时钟信号CK, 而当睡眠信号SLP激活时，未反相的时钟信号CKP变为低输出。
将保持信号HLD输入到反相器181。反相器181对保持信号HLD进行 反相，从而输出反相的保持信号HLDN。
时钟控制的反相器111和112构成控制触发器的输入的电路。也就是说， 当保持信号HLD无效时，时钟控制的反相器111将数据输入信号D的反相信 号输入到触发器。当保持信号HLD激活时，时钟控制的反相器112通过反馈 环将反相器151的输出的反相信号输入到触发器。因为时钟控制的反相器111 和112接收彼此相位相反的控制信号，所以每一反相器可输入互斥信号。
反相器131和时钟控制的反相器132是构成主触发器的存储元件。当未 反相的时钟信号CKP被驱动为低时，主触发器在时钟信号的前沿接收来自时 钟控制的反相器111或112的输入信号。主触发器保持所接收的信号，同时 未反相的时钟信号CKP仍然为高。
反相器131的输入端与时钟控制的反相器121和132的输出端相连。在 未反相的时钟信号CKP为低时，时钟控制的反相器121向反相器131的输入 端供应来自时钟控制的反相器111或112的信号的反相信号；而在未反相的 时钟信号CKP为高时，时钟控制的反相器132向反相器131的输入端供应来 自反相器131的输出信号的反相信号。因为时钟控制的反相器121和132接 收具有彼此相反的相位的控制信号，所以每一反相器可供应互斥信号。
反相器151和152是构成从触发器的存储元件。当未反相的时钟信号CKP 被驱动为高时，从触发器在时钟信号的后沿接收来自主触发器的信号。从触发器保持所接收的信号，同时未反相的时钟信号CKP仍然为低。在MTCMOS 开关931断开连接之后，反相器151和152维持通电，使得数据保持完整。 这使得从触发器可能通过使用反馈环向主触发器供应在复位之后维持的数据。
反相器151的输入端与传输门141和142的输出端相连。在未反相的时 钟信号CKP为高时，传输门141向反相器151的输入端供应来自主触发器的 信号；而在未反相的时钟信号CKP为低时，传输门142向反相器151的输入 端供应来自反相器152的输出信号。因为传输门141和142接收具有彼此相 反的相位的控制信号，所以每一门可供应互斥信号。
反相器151的输入端与反相器161的输入端相连。反相器161的输出端 提供触发器的输出Q。
图3是示出了实施本发明的触发器的典型工作定时的时序图。
时钟信号CK提供同步触发器的参考，并在低和高之间交替。
保持信号HLD是中断来自外部的输入的控制信号。当该保持信号HLD 无效(低)时，数据输入信号D输入到主触发器；当该保持信号HLD变为 激活(高)时，从触发器的输出信号Ds输入到主触发器。
在图3的图中，当该保持信号HLD变为激活(高)时，未反相的时钟信 号CKP为低，使得主触发器接收从触发器的输出信号Ds(Dl);主触发器的 输出信号Dm也变为Dl(见向上箭头)。应该注意，当保持信号变为激活(高) 时，只要未反相的时钟信号CKP仍然为高(见向下箭头)，就将主触发器的 输出输入到从触发器。
睡眠信号SLP是中断供应时钟信号CK的控制信号。当睡眠信号SLP无 效(高)时，供应时钟信号CK作为未反相的时钟信号CKP。当睡眠信号SLP 变为激活(低)时，中断时钟信号CK,并将未反相的时钟信号CKP驱动为 低。这停止了触发器的操作，并禁止主触发器的输出成为从触发器的输入。
MTCMOS控制信号PG是导通或关断MTCMOS开关931的连接的控制 信号(图1 )。当MTCMOS控制信号PG变为激活(高)时，连接MTCMOS 开关931,向MTCMOS功能块910中的门供电；当MTCMOS控制信号PG 无效(低)时，断开MTCMOS开关931的连接，以停止向MTCMOS功能块 910中的门供电。
参考图3的图，在MTCMOS控制信号PG无效(低)的时间段Toff期间，主触发器不通电。在该情况下，主触发器的输出是不可预知的。从触发 器在该时间段Toff期间继续保留其数据。
当MTCMOS控制信号PG再次变为激活(高)时，将从触发器保持的数 据馈送到主触发器，以准备该触发器再次工作。当睡眠信号SLP变为无效(高) 时，触发器与该时钟信号同步地重新开始其操作。当保持信号HLD变为无效 (低)时，将下一输入信号供应到主触发器。
如上所述，在MTCMOS开关931断开连接之前，当保持信号HLD首先 驱动为激活(高)、然后睡眠信号SLP也驱动为激活(低)时，允许触发器 进行到待令模式的正常转变。进行触发器的从待令模式到工作模式的正常转 变涉及首先连接MTCMOS开关931,并然后驱动睡眠信号SLP为无效(高)， 然后驱动保持信号HLD也为无效(低)。
也就是说，通过以下嵌套配置来确保时序，其中仅当至少睡眠信号SLP 变为激活(低)时，将MTCMOS控制信号PG驱动为无效(低)，并仅当至 少保持信号HLD变为激活(高)时，将睡眠信号SLP驱动为激活(低)。这 使得在部分停止向触发器供电时所涉及的定时调节变得非常容易。
在没有本发明实施例那样的从从触发器到主触发器的范围内的反馈环的 传统设置中，仅通过使用睡眠信号SLP来中断时钟信号的方法，不容易调节 转变到待令模式的定时。例如，如果在时钟信号CK仍然为高的同时将睡眠 信号SLP从无效(高)驱动为激活(低)，则未反相的时钟信号CKP被驱动 为低，这使得错误接收下一数据输入信号。该问题由本发明的实施例解决， 即通过将保持信号HLD驱动为激活(高)而使得主触发器的状态与从触发器 的状态相同。
这同样应用到从待令模式到工作模式转变的定时。在传统设置中，例如， 如果在时钟信号CK仍然为高的同时将睡眠信号SLP从激活(低)驱动为无 效(高)，则将未反相的时钟信号CKP从低驱动为高，这^f吏得错误接收下一 数据输入信号。该问题由本发明的实施例解决，即在保持信号HLD变为无效 (低)的周期期间(即直到达到时钟信号CK的下一前沿为止)保持数据。
图4是示出了根据本发明实施例的控制信号在触发器之间一般如何分布 的示意图。图4的半导体集成电路包括MTCMOS触发器810、 MTCMOS开 关820、和MTCMOS控制电路890。
MTCMOS触发器810对应于上面参考图2讨论的触发器，并包括MTCMOS功能块和非MTCMOS功能块。MTCMOS开关820对应于上面参 考图1解释的MTCMOS开关931。
MTCMOS控制电路890是向MTCMOS触发器810和MTCMOS开关820 供应控制信号的电路。在该示例中，MTCMOS控制电路890向MTCMOS触 发器810供应保持信号HLD和睡眠信号SLP,并向MTCMOS开关820供应 MTCMOS控制信号PG。
MTCMOS控制电路890由此按照统一的方式来管理控制信号。作为选择， 可对相同类型的控制信号进行划分和独立控制。作为例证，如图4所示，可 将MTCMOS控制信号PG划分为信号PG1和PG2，其各自经受独立控制。
图5是示出了实施本发明的触发器的第一变形的示意性电路图。第一变 形是具有清除由从触发器保持的数据的功能的实施例。
在图5的设置中，与图2的示例相比，输入清除信号CL和禁止信号INH 作为新添加的控制信号。清除信号CL是输入将从触发器保持的数据驱动为 低的指令的控制信号，由此强制清除数据。禁止信号INH是禁止清除信号CL 所给出的指令的控制信号。作为例证，在通过连接断开连接的MTCMOS开 关931来复位所有触发器的值的情况下，可发出禁止信号INH,以将MTCMOS 保持的数据维持为完整。清除信号CL是负逻辑信号，并且禁止信号INH是 正逻辑信号。
将清除信号CL和禁止信号INH输入到或非门191。或非门191是输出 清除信号CL和禁止信号INH之间的或非值的电路。将或非门191的输出输 入到反相器192。反相器192输出未反相的清除信号CLP。也就是说，当禁 止信号INH仍然无效(低)时，输出未反相的清除信号CLP作为清除信号 CL。当禁止信号INH变为激活(高)时，未反相的清除信号CLP固定为无 效状态(保持高)。因为或非门191和反相器192属于非MTCMOS功能块23, 所以即使在MTCMOS开关931断开连接之后也继续供电。
在本实施例的第一变形中，反相器151和与非门153构成从触发器。尽 管反相器151对应于图2的示例中的其对应部件，但是反相器151不与反相 器152相连，而和与非门153相连。与非门153的一个输入端接收反相器192 输出的未反相的清除信号CLP。也就是说，当清除信号CL变为激活(低) 而禁止信号INH变为无效(低)时，从触发器被清除并驱动为低。当禁止信 号INH变为激活(高)时，未反相的清除信号CLP固定为无效状态(保持高)。由此证明，即使当清除信号CL被驱动为激活(低)时，也不清除从触发器。因为反相器151和与非门153属于非MTCMOS功能块24,所以即使在 MTCMOS开关931断开连接之后也继续供电。在本实施例的第一变形中，与非门133和时钟控制的反相器132构成主 触发器。尽管时钟控制的反相器132对应于图2的示例中的其对应部件，但 是反相器132不与反相器131相连，而和与非门133相连。与非门133的一 个输入端接收反相器192输出的未反相的清除信号CLP。与非门133将所计 算的时钟控制的反相器121的输出信号和未反相的清除信号CLP之间的与非 值供应到时钟控制的反相器132的输入端。也就是说，当清除信号CL变为 激活(低)而禁止信号INH变为无效(低)时，主触发器被清除并驱动为低。 当禁止信号INH变为激活(高)时，未反相的清除信号CLP固定为无效状态 (保持高)。因此，即使当清除信号CL变为激活(低)时，也不清除主触发 器。图5中的除了上述门之外的其他门与图2的示例中的相同。因而断定， 即使在MTCMOS开关931断开连接之后，属于非MTCMOS功能块21的与 非门171和反相器172也保持通电。图6是示出了实施本发明的触发器的第二变形的示意性电路图。第二变 形是具有预置该从触发器保持的数据的功能的实施例。在图6的设置中，与图2的示例相比，输入预置信号PR和禁止信号INH 作为新添加的控制信号。预置信号PR是输入将从触发器保持的数据驱动为 高的指令的控制信号，由此强制预置该数据。禁止信号INH是禁止预置信号 PR所给出的指令的控制信号。预置信号PR是负逻辑信号，而禁止信号INH 是正逻辑信号。将预置信号PR和禁止信号INH输入到或非门193。或非门193输出预 置信号PR和禁止信号INH之间所计算的或非值。将或非门193的输出输入 到反相器194。反相器194的输出是未反相的预置信号PRP。也就是说，当 禁止信号INH仍然无效(低)时，输出未反相的预置信号PRP作为预置信号 PR。当禁止信号INH变为激活(高)时，未反相的预置信号PRP固定为无 效状态(保持高)。因为或非门193和反相器194属于非MTCMOS功能块25, 所以即使在MTCMOS开关931断开连接之后也继续供电。在本实施管反相器152对应于图2的示例中的其对应部件，但是反相器152不与反相 器151相连，而和与非门154相连。与非门154的一个输入端接收反相器194 输出的未反相的预置信号PRP。也就是说，当预置信号PR变为激活(低) 而禁止信号INH变为无效(低)时，从触发器被预置并保持高。当禁止信号 INH变为激活(高)时，未反相的预置信号PRP固定为无效状态(保持高)。 由此证明，即使当预置信号PR被驱动为激活(低)时，也不预置从触发器。 因为与非门154和反相器152属于非MTCMOS功能块26,所以即使在 MTCMOS开关931断开连接之后也继续供电。在本实施例的第二变形中，反相器131和时钟控制的与非门134构成主 触发器。尽管反相器131对应于图2的示例中的其对应部件，但是反相器131 不与时钟控制的反相器132相连，而和时钟控制的与非门134相连。时钟控 制的与非门134的一个输入端接收反相器194输出的未反相的预置信号PRP。 仅当未反相的时钟信号CKP变高时，时钟控制的与非门134将在反相器131 的输出信号和未反相的预置信号PRP之间所计算的与非值供应到反相器131 的输入端。也就是说，当预置信号PR变为激活(低)而禁止信号INH变为 无效(低)时，主触发器被预置并保持高。当禁止信号INH变为激活(高) 时，未反相的预置信号PRP固定为无效状态(保持高)。因此，即使当预置 信号PR变为激活H氐)时，也不预置主触发器。图6中的除了上述门之外的其他门与图2的示例中的相同。因而断定， 即使在MTCMOS开关931断开连接之后，属于非MTCMOS功能块21的与 非门171和反相器172也保持通电。图7是示出了实施本发明的触发器的第三变形的示意性电路图。第三变形是具有控制是否使能从触发器的操作的功能的实施例。在图7的设置中，与图2的示例相比，输入使能信号EN作为新添加的 控制信号。使能信号EN是输入是否使能从触发器的操作的指令的控制信号。 使能信号EN是负逻辑信号。将使能信号EN和保持信号HLD—起输入到或非门182。或非门182是 输出在所述使能信号EN和保持信号HLD之间所计算的或非值的电路。或非 门182的输出是输入到反相器183的反相使能信号ENN。反相器183的输出 是未反相的使能信号ENP。也就是说，当使能信号EN变为激活(低)而保 持信号HLD变为无效(低)时，未反相的使能信号ENP变为激活(低)。当保持信号HLD变为激活(高)或使能信号EN为无效(高)时，未反相的使 能信号ENP被驱动为无效(高)。向反相使能信号ENN应用相反处理。将未反相的使能信号ENP和反相使能信号ENN输入到时钟控制的反相 器113和14。时钟控制的反相器113和114代替时钟控制的反相器111和 112,并控制触发器的输入。也就是说，当未反相的使能信号ENP仍然无效 时，时钟控制的反相器113向触发器输入数据输入信号D的反相信号。当未 反相的使能信号ENP变为激活时，时钟控制的反相器114通过反馈环向触发 器输入反相器151的输出的反相信号。因为时钟控制的反相器113和114接 收彼此相位相反的控制信号，所以每一反相器可输入互斥信号。图7中的除了上述门之外的其他门与图2的示例中的相同。因而断定， 即使在MTCMOS开关931断开连接之后，属于非MTCMOS功能块21和22 的门也保持通电。图8是示出了实施本发明的触发器的第四变形的示意性电路图。第四变 形是向其从触发器提供扫描路径的实施例。在图8的设置中，与图2的示例相比，输入扫描模式信号S作为新添加 的控制信号。为了扫描路径的目的，还新提供扫描输入信号SI和扫描输出信 号SO。扫描路径是这样的路径，通过该路径向用于测试的半导体集成电路设 置数据并从测试后的半导体集成电路恢复数据。该扫描模式信号S是输入是 否建立扫描路径使能模式的指令的控制信号。扫描模式信号S是正逻辑信号。将扫描模式信号S输入到反相器201。接下来，反相器201反相该扫描 模式信号S,以输出反相扫描模式信号SN。在本实施例的第四变形中，将时钟控制的反相器211和传输门212并列 插入到主触发器的上游，即时钟控制的反相器121的输入方。在该情况下， 当扫描模式信号S变为激活(高)时，时钟控制的反相器211将扫描输入信 号SI输入到时钟控制的反相器121;当扫描模式信号S为无效(低)时，传 输门212将时钟控制的反相器111和112的输出之一输入到时钟控制的反相 器121。因为时钟控制的反相器211和传输门212接收彼此相位相反的控制 信号，所以它们中的每一个可输入互斥信号。反相器261与反相器152的输出端相连。反相器261是输出反相器152 的输出的反相信号作为扫描输出信号S O的电路。根据上述第四变形，通过部分修改实施本发明的MTCMOS触发器的电路结构来设立扫描路径。尽管第四变形被示出为具有提供有基本扫描路径配置的MTCMOS触发器的典型结构，但是这些不是对本发明的限制。如以上 按照第一到第三变形的形式所述，本发明的实施例也可具有清除功能、预置 功能、或使能功能。根据本发明的优选实施例，当保持信号HLD变为激活时，将在非 MTCMOS控制下的从触发器的输出反馈到在MTCMOS控制下的主触发器。 该配置使得调节用于连接和断开连接MTCMOS开关931的定时变得特别简上面参考附图描述为本发明优选实施例的那些内容如下所示对应于所附
权利要求
优选实施例的描述基本提供了支持权利要求的特定示例。如果以不意味着所讨论的示例不与权利要求相关。相反，如果上述本发明的任何示 例具有具体对应的权利要求，则这不意味着所讨论的示例限于所述权利要求 或与其他权利要求不相关。作为例证，在根据本发明实施例的触发器中，上述与非门171和反相器 172对应于时钟供应电路；反相器131和时钟控制的反相器132对应于第一 保持电路；反相器151和152对应于第二保持电路；时钟控制的反相器111 和112对应于输入切换电路；而MTCMOS开关931对应于供电控制电路。同样，在根据本发明实施例的触发器中，与非门133和151对应于清除 电路。或非门191选择性地对应于清除电路。在根据本发明实施例的触发器中，与非门134和154例证性地对应于预 置电路。或非门193选择性地对应于预置电路。在根据本发明实施例的触发器中，时钟控制的反相器113和114选择性 地对应于输入切换电^各。在根据本发明实施例的触发器中，作为另 一选择，时钟控制的反相器111 、 112和211以及传输门212对应于输入切换电路。此外，在根据本发明实施例的触发器中，MTCMOS控制电路890对应于 触发器控制电路。上面作为部分实施例讨论的一连串步骤和处理可解释为用于执行这样的 步骤和处理的方法、用于促使计算机执行这样的方法的程序、或存储这样的 程序的记录介质。
权利要求
1.一种触发器，包括时钟供应电路，配置为当睡眠信号无效时，输出在第一状态和第二状态之间交替的时钟信号，而在所述睡眠信号激活时，将所述时钟信号固定为所述第一状态；第一保持电路，配置为当所述时钟信号指明所述第一状态时，取出输入信号，而当所述时钟信号指明所述第二状态时，保持所述输入信号；第二保持电路，配置为当所述时钟信号指明所述第二状态时，取出由所述第一保持电路输出的第一信号，而当所述时钟信号指明所述第一状态时，保持所述第一信号；输入切换电路，配置为当保持信号激活时，供应所述第二保持电路输出的第二信号作为所述输入信号，并当所述保持信号无效时，供应外部信号作为所述输入信号；和供电控制电路，配置为当供电控制信号激活时，向所述第一保持电路和所述输入切换电路供电，而当所述供电控制信号无效时，不向所述第一保持电路和所述输入切换电路供电。
2. 根据权利要求1的触发器，其中所述供电控制电路是MTCMOS开关。
3. 根据权利要求l的触发器，还包括清除电路，配置为当清除信号激活 时，清除所述第二保持电路所保持的信号。
4. 根据权利要求3的触发器，其中当禁止信号激活时，不管所述清除信 号处于什么状态，所述清除电路都不清除所述第二保持电路所保持的信号。
5. 根据权利要求l的触发器，还包括预置电路，配置为当预置信号激活 时，预置所述第二保持电路所保持的信号。
6. 根据权利要求5的触发器，其中当禁止信号激活时，不管所述预置信 号处于什么状态，所述预置电路都不预置所述第二保持电路所保持的信号。
7. —种触发器，包括时钟供应电路，配置为当睡眠信号无效时，输出在第一状态和第二状态 之间交替的时钟信号，而在所述睡眠信号激活时，将所述时钟信号固定为所 述第一状态；第一保持电路，配置为当所述时钟信号指明所述第一状态时，取出输入信号，而当所述时钟信号指明所述第二状态时，保持所述输入信号；第二保持电路，配置为当所述时钟信号指明所述第二状态时，取出由所 述第 一保持电路输出的第 一信号，而当所述时钟信号指明所述第 一状态时，保持所述第一信号；输入切换电路，配置为当保持信号激活或使能信号无效时，供应所述第 二保持电路输出的第二信号作为所述输入信号，而当所述保持信号无效并且 所述使能信号激活时，供应外部信号作为所述输入信号；和供电控制电路，配置为当供电控制信号激活时，向所述第一保持电路和 所述输入切换电路供电，而当所述供电控制信号无效时，不向所述第一保持 电路和所述输入切换电路供电。
8. —种触发器，包括时钟供应电路，配置为当睡眠信号无效时，输出在第一状态和第二状态 之间交替的时钟信号，而当所述睡眠信号激活时，将所迷时钟信号固定为所 述第一状态；第一保持电路，配置为当所述时钟信号指明所述第一状态时，取出输入 信号，而当所述时钟信号指明所述第二状态时，保持所述输入信号；第二保持电路，配置为当所述时钟信号指明所述第二状态时，取出由所述第 一保持电路输出的第 一信号，而当所述时钟信号指明所述第 一状态时， 保持所述第一信号；输入切换电路，配置为当扫描模式信号指明扫描模式生效时，供应扫描 输入信号作为所述输入信号，当所述扫描模式信号指明扫描模式不生效并且 保持信号激活时，供应所述第二保持电路输出的第二信号作为所述输入信号， 而当所述保持信号无效时，供应外部信号作为所述输入信号；和供电控制电路，配置为当供电控制信号激活时，向所述第一保持电路和 所述输入切换电路供电，而当所述供电控制信号无效时，不向所述第一保持 电路和所述输入切换电路供电。
9. 一种半导体集成电路，包括时钟供应电路，配置为当睡眠信号无效时，输出在第一状态和第二状态 之间交替的时钟信号，而在所述睡眠信号激活时，将所述时钟信号固定为所 述第一状态；第一保持电路，配置为当所述时钟信号指明所述第一状态时，取出输入信号，而当所述时钟信号指明所述第二状态时，保持所述输入信号；第二保持电路，配置为当所述时钟信号指明所述第二状态时，取出由所 述第 一保持电路输出的第 一信号，而当所述时钟信号指明所述第 一状态时，保持所述第一信号；输入切换电路，配置为当保持信号激活时，供应所述第二保持电路输出 的第二信号作为所述输入信号，并当所述保持信号无效时，供应外部信号作 为所述输入信号；供电控制电路，配置为当供电控制信号激活时，向所述第一保持电路和 所述输入切换电路供电，而当所述供电控制信号无效时，不向所述第一保持 电路和所述输入切换电路供电；和触发器控制电路，配置为仅当至少所述睡眠信号激活时，不将所述供电 控制信号设置为激活，而仅当至少所述保持信号激活时，将所述供电控制信 号设置为激活。
全文摘要
公开了一种触发器和半导体集成电路。该触发器包括时钟供应电路，配置为根据睡眠信号而输出在两个预定状态之间交替的时钟信号或固定所述时钟信号；第一保持电路，配置为根据所述时钟信号指明的状态而取出或保持输入信号；第二保持电路，配置为根据所述时钟信号指明的状态而取出或保持由所述第一保持电路输出的第一信号；输入切换电路，配置为根据保持信号而供应所述第二保持电路输出的第二信号作为所述输入信号或供应外部信号作为所述输入信号；和供电控制电路，配置为根据供电控制信号而向或不向所述第一保持电路和所述输入切换电路供电。
文档编号H03K3/00GK101222217SQ200710197188
公开日2008年7月16日 申请日期2007年12月10日 优先权日2006年12月8日
发明者本村哲夫 申请人:索尼株式会社