用于半导体集成电路的接口装置和其接口方法

专利名称：用于半导体集成电路的接口装置和其接口方法
用于半导体集成电路的接口装置和其接口方法相关申请的交叉引用本申请请求享有2009年12月四日提交的韩国专利申请10-2009-0133391号的 优先权，并且通过引用将其完整内容结合于此。
背景技术：
本发明的示例性实施例涉及半导体集成电路，更具体地，涉及半导体集成电路的 接口装置和其接口方法。近来所设计的半导体集成电路(IC)要求高集成度、低功耗和高运算速度。为了满 足这些要求，半导体集成电路配备有接口装置，用于向/从外部电路发送/接收信号/杠 信号(bar signal) 0这里，信号/杠信号包括数据信号和数据杠信号(即逻辑反向数据信 号)、地址信号和地址杠信号(即逻辑反向地址信号)以及命令信号和命令杠信号(即逻辑 反向命令信号)。半导体集成电路接口装置可以包括输入块，该输入块具有多个接收器(Rx)，每个 接收器用于从外部电路接收信号或杠信号。半导体集成电路的接口装置还可以包括输出 块，该输出块具有多个发送器CTx)，每个发送器用于向该外部电路发送信号或杠信号。半导 体集成电路的接口装置可以通过包括分别具有多个接收器和多个发送器的输入块和输出 块而成为双向的。一般来说，沿焊盘设置输入块、输出块以及包括输入块和输出块二者的双 向结构，以简化设计自动化。然而，包括输出块和具有输入块和输出块二者的双向结构的常规半导体集成电路 的接口装置具有以下缺点。当输出块输出的信号和杠信号的电压水平VOX在设定范围之外时，可能在外部电 路的输入块中发生位错(bit error)。这里，“VOX”表示由该输出块输出的信号和杠信号的 交叉点的电压水平。由于没有常规的技术提供用于直接检测VOX的方法，通过检测抖动(jitter)来间 接地检测VOX。当VOX被转换到时域中时，其变得抖动，并且电源电压VDD和接地电压VSS 之间的信号和杠信号的交叉点随摆动水平变化的事实指示已经发生了定时误差。因此，当 检测到抖动时，VOX被间接地检测。常规技术使用基于插值的过采样方法，以检测由输出块输出的信号和杠信号的抖 动。然而，常规技术的缺点在于插值和过采样过程过于复杂而不能简单地在输出块中实 现。此外，由于输出块通常占据较大的体积，并且由于其包括高功耗的电路，输出路径(由 输出块通过该路径将数据输出到外部电路)比输入路径(通过该路径将数据从输入块输入 到集成电路的内部电路)花费更少的时间。因此，难以加入需要延迟的电路。因此，期望用于检测vox的电路具有小体积、低功耗和短时间延迟。

发明内容
本发明的实施例涉及半导体集成电路的接口装置，用于当输出块输出差分信号时将该差分信号的vox控制在设定范围内，以及其接口方法。根据本发明的实施例，半导体集成电路的接口装置包括输出块，配置为输出由内 部电路产生的差分信号；反馈块，配置为反馈由该输出块输出的差分信号；检测器，配置为 检测该差分信号的定时误差；以及控制器，配置为基于该检测器的检测结果控制由内部电 路产生的差分信号的定时。根据本发明的另一个实施例，半导体集成电路的接口方法包括通过输出块输出 由内部电路产生的差分信号；反馈由该内部电路输出的差分信号；检测该差分信号的定时 误差；以及基于定时误差检测结果控制由该内部电路产生的差分信号的定时。根据本发明的又一个实施例，半导体集成电路的接口方法包括在初始操作时段 期间检测定时误差并存储该定时误差检测值；以及在实际操作时段期间响应于由内部电路 输出的差分信号根据所存储的检测值来控制差分信号的定时并通过焊盘以受控的定时输 出该差分信号。


图1是图解根据本发明的第一实施例的半导体集成电路接口装置的框图。图2图解图1中所示的相位检测器。图3A到图3C分别是图解模拟控制信号产生器和两个数字控制信号产生器的框 图。图4A及图4B图解设置在图1中的输出块中的控制器。图5是图解根据本发明的第一实施例的接口装置的接口方法的流程图。图6A及图6B是基于图5中的反馈的信号和杠信号的相位差的检测信号的时序 图。图7是图解根据本发明的第二实施例的半导体集成电路接口装置的框图。图8是图解根据本发明的第二实施例的接口装置的接口方法的流程图。图9是图解根据本发明的第三实施例的半导体集成电路接口装置的框图。图10是图解图9中所示的输出控制器的电路图。
具体实施例方式下面参考附图更详细地描述本发明的示例性实施例。然而，本发明可以以不同的 形式实施，而不应被理解为仅限于这里所提出的实施例。相反，提供这些实施例以使得本说 明书更加详细和完整，并且对本领域技术人员充分地传达本发明的范围。在整个说明书中， 在本发明的各个附图和实施例中，相似的附图标记指示相似的部分。附图不一定成比例的，并且在某些情况下，比例可能已被放大，以便清楚地图解本 发明的实施例的特征。图1是图解根据本发明的第一实施例的半导体集成电路接口装置的框图。图2图 解图1中所示的相位检测器。图3A到图3C是描述模拟控制信号产生器和两个数字控制信 号产生器的框图。图4A及图4B图解图1中所示的控制器以及第一输出缓冲器。在第一实施例中，选择包括输出块的单向接口装置作为例子，并描述如下。参考 图1，半导体集成电路(IC)中提供的接口装置100包括输出块110，其缓冲由半导体集成电路的内部电路(未示出)产生的信号IN和杠信号INB，并通过第一焊盘102 (PADl)和第二 焊盘104(PAD》将经缓冲的信号输出到外部电路(未示出)。输出块110包括第一输出缓 冲器112和第二输出缓冲器114，其分别将内部电路产生的信号IN和杠信号INB的信号水 平转换为适合于外部电路的信号水平，并将经转换的信号(即输出信号OUT和输出杠信号 0UTB)传递至外部电路。第一和第二输出缓冲器112和114可以是常规发送器。信号IN和 杠信号INB可以包括数据信号和数据杠信号、地址信号和地址杠信号以及命令信号和命令 杠信号。接口装置100还包括第一信号水平转换器120和第二信号水平转换器130，分别接 收从输出块110反馈的输出信号OUT和输出杠信号0UTB，并将它们的信号水平转换回其原 始信号水平。第一和第二信号水平转换器120和130可以是反相器或放大器。接口装置100还包括相位检测器140，其接收第一和第二信号水平转换器120和 130的输出信号OUT’和OUTB’，并基于输出信号OUT’和OUTB’之间的相位差的值输出检测 信号DS。将检测信号DS作为逻辑高水平或逻辑低水平输出。如图2所示，相位检测器140 基于第二信号水平转换器130的输出杠信号0UTB’执行第一信号水平转换器120的输出信 号OUT’的采样。然而，相位检测器140的结构并不限于图2所示的结构，可以有不同的变 型。例如，相位检测器140可以输出作为脉冲式信号的检测信号DS。可以根据相位检测器 140的检测信号DS间接地测量VOX。VOX表示由输出块110输出的输出信号OUT和输出杠 信号OUTB的交叉点的水平。因此，可以通过在相位检测器140中间接测量VOX来确定是否 已出现定时误差。 接口装置100还包括控制信号产生器150，其响应于相位检测器140输出的检测信 号DS输出控制信号CS以控制下面所描述的控制器160。控制信号产生器150可以是模拟 控制信号产生器或数字控制信号产生器。模拟控制信号产生器产生模拟控制信号，而数字 控制信号产生器产生数字控制信号。参考图3A，模拟控制信号产生器150A包括电荷泵152A，用于提供与输入的检测 信号DS相应的输出电流；以及环路滤波器154A，用于响应于由电荷泵152A提供的输出电 流输出预定电压水平的模拟控制信号CS。参考图:3B，第一数字控制信号产生器150B包括计数器152B，用于基于时钟信号 CLK为相位检测器140输出的检测信号DS的逻辑高水平或逻辑低水平计数；以及数字滤波 器1MB，用于通过对计数器152B的输出信号进行滤波来输出数字控制信号CS。参考图3C，第二数字控制信号产生器150C具有在相位检测器140的检测信号DS 被作为脉冲信号输出时应用的结构。第二数字控制信号产生器150C基于检测信号DS的脉 冲宽度间地接测量VOX。第二数字控制信号产生器150C包括信号脉冲宽度扩展器152C、采 样器154C和计数器156C。信号脉冲宽度扩展器152C将检测信号DS的脉冲宽度扩展到设 定的脉冲宽度。采样器154C在由信号脉冲宽度扩展器152C的输出信号定义的脉冲持续时 间期间执行对输入的时钟信号CLK’的采样。计数器156C对由采样器154C产生的被采样 的时钟信号CLK’进行计数，并输出数字控制信号CS。信号脉冲宽度扩展器152C可以是偏 斜(skewed)延迟电路。模拟和数字控制信号产生器150A到150C可以不具有上述结构，它们可以具有根 据设计者的意图或偏好而修改的结构。
再次参考图1，接口装置100还包括控制器160，用于在接收到由控制信号产生器 150输出的控制信号CS时控制由内部电路产生的信号IN和杠信号INB的VOX。在本发明 的实施例中，控制VOX是指控制信号IN和杠信号INB的延迟或占空比。换句话说，控制器 160可以是延迟控制器160A，以响应于控制信号产生器150的控制信号CS控制由内部电路 产生的信号IN的延迟，并将经延迟控制的信号输出至第一输出缓冲器112，如图4A所示； 或者控制器160可以是占空比控制器160B，以响应于控制信号产生器150的控制信号CS控 制由内部电路产生的信号IN的占空比，并将经占空比控制的信号输出至第一输出缓冲器 112，如图4B所示。可以以这样的方式形成延迟控制器160A和占空比控制器160B，当延迟 控制器160A或占空比控制器160B不工作时，将内部电路产生的信号IN和杠信号INB绕过 延迟控制器160A或占空比控制器160B传递到第一输出缓冲器112。为了描述方便，图4A 和图4B中只描述了针对信号IN的线。然而，很明显，其同样也可应用于针对杠信号INB的 线。下面，参考图5和图6描述具有根据本发明的第一实施例的上述结构的半导体集 成电路的接口方法。图5是图解根据本发明的第一实施例的接口装置的接口方法的流程图。图6A和 图6B是基于图5中反馈的信号和杠信号之间的相位差而输出的检测信号的时序图。这里，在对第一实施例的描述中假设控制VOX对应于控制时间延迟。参考图5，在步骤SlOO中，将由半导体集成电路的内部电路产生的信号IN和杠信 号INB绕过延迟控制器160A传递到输出块110。在步骤S102中，输出块110将接收的信号 IN和杠信号INB转换为具有适合于外部电路的信号水平，并输出所产生的具有经转换的信 号水平的信号，其为输出信号OUT和输出杠信号0UTB。在步骤S104中，由输出块110产生的输出信号OUT和输出杠信号OUTB被反馈。 在步骤S106中，第一信号水平转换器120和第二信号水平转换器130分别将输出信号OUT 和输出杠信号OUTB转换回其原始水平，并将产生的信号OUT’和0UTB’输出到相位检测器 140。在步骤S108中，相位检测器140检测输出信号OUT’与0UTB’之间的相位差，并在 步骤SllO中，输出与所检测的相位差相应的检测信号DS。参考图6A，当输出信号OUT’在 输出杠信号0UTB’的上升沿处位于逻辑高水平时，相位检测器140输出逻辑高水平的检测 信号DS，并保持检测信号DS的逻辑水平直到下一个输出杠信号0UTB’的上升沿。相反地， 参考图6B，当输出信号OUT’在输出杠信号0UTB’的上升沿处位于逻辑低水平时，相位检测 器140输出逻辑低水平的检测信号DS，并保持检测信号DS的逻辑水平直到下一个输出杠信 号0UTB’的上升沿。根据如上所述输出的检测信号DS间接地测量VOX。再次参考图5，在步骤Sl 12中，控制信号产生器150响应于相位检测器140输出的 检测信号DS产生模拟控制信号CS或数字控制信号CS，并且将产生的模拟或数字控制信号 CS输出到延迟控制器160A。延迟控制器160A基于接收的模拟或数字控制信号CS控制从内部电路传递到输出 块110的信号IN和杠信号INB的延迟。换句话说，延迟控制器160A将信号IN和杠信号 INB的VOX控制到标准水平，其可以被称为目标水平。在此实施例中，为了描述方便，控制 VOX对应于控制信号IN和杠信号INB的延迟。然而，可以使用占空比控制器160B来控制占空比，这对于本领域技术人员是明显的。根据本发明的第一实施例，输出具有被控制到目标水平的VOX的信号IN和杠信号 INB提高了半导体集成电路的接口装置的可靠性。图7是图解根据本发明的第二实施例的半导体集成电路接口装置的框图。在第二 实施例中，选择包括输出块和输入块的半导体集成电路的双向接口装置作为代表性示例， 并进行如下描述。参考图7，接口装置200包括输出块210，输出块210在输出信号OUT和输出杠信号 OUTB被输出到第一输入/输出焊盘202和第二输入/输出焊盘204时由输出使能信号EN 驱动。输出块210包括第一输出缓冲器212和第二输出缓冲器214，其可以是常规发送器。 第一输出缓冲器212和第二输出缓冲器214分别将由半导体集成电路的内部电路产生的信 号IN和杠信号INB的信号水平转换为适合于外部电路的信号水平，并将经转换的信号，即 输出信号OUT和输出杠信号OUTB传递到外部电路。接口装置200还包括输入块220，当通过第一输入/输出焊盘202和第二输入/输 出焊盘204输入信号和杠信号(未示出)时，输入块220被驱动。输入块220包括第一输 入缓冲器222和第二输入缓冲器224，其可以是常规接收器。第一输入缓冲器222和第二输 入缓冲器2M将从外部电路传递的信号和杠信号的信号水平转换为适合于半导体集成电 路的内部电路的信号水平。当输出块210被驱动时，输入块220块被控制以被驱动，并且输 入块220执行反馈由输出块210输出的输出信号OUT和输出杠信号OUTB的功能。为此，接口装置200还包括第一开关232和第二开关234，当输入块220反馈由输 出块210输出的输出信号OUT和输出杠信号OUTB时，第一开关232和第二开关234断开或 闭合输入块220与内部电路之间的传输路径。换句话说，当输出块210被启用以使得输入 块220反馈由输出块210输出的信号OUT和杠信号OUTB时，第一开关232和第二开关234 断开。当输出块210被禁用时，也就是，当从外部电路输入信号和杠信号时，第一开关232 和第二开关234闭合以将由输入块220输入的信号和杠信号传递到半导体集成电路的内部 电路。接口装置200还包括相位检测器MO，由于第一开关232和第二开关2；34断开，相 位检测器240接收输出信号OUT”和0UTB”，并输出与输出信号OUT”与输出杠信号0UTB”之 间的相位差相对应的检测信号DS，其中输出信号OUT”和0UTB”是已经被输入块220将信号 水平转换为设定水平的信号。可以根据由相位检测器240输出的检测信号DS间接地测量 VOX。由于相位检测器240具有与本发明的第一实施例的相位检测器140相同的结构，这里 不对其进行进一步的描述。 接口装置200还包括控制信号产生器250，其基于相位检测器240输出的检测信号 DS产生并输出控制信号CS，用于控制下面所要描述的控制器沈0。控制信号产生器250可 以是模拟控制信号产生器或数字控制信号产生器。由于控制信号产生器250也具有与本发 明的第一实施例的控制信号产生器150相同的结构，这里不对其进行进一步的描述。
接口装置200还包括控制器沈0，用于在接收到由控制信号产生器250输出的模 拟或数字控制信号CS时控制由内部电路输入并输出到输出块210的信号IN和杠信号INB 的VOX。在本发明的实施例中，控制VOX对应于控制信号IN和杠信号INB的时间延迟或占 空比。由于控制器260具有与控制器160相同的结构，这里不对其进行进一步的描述。
下文中，参考图8描述根据本发明的第二实施例的接口装置的操作。图8是图解根据本发明的第二实施例的接口装置的接口方法的流程图。这里，在对第二实施例的描述中假设控制VOX对应于控制时间延迟。参考图8，在步骤S210中，通过输出使能信号EN启用输出块210。在步骤S202中， 输出块210开始被驱动并进入输出待命状态，同时第一开关232和第二开关234被控制以 断开。由于第一开关232和第二开关234断开，输入块220从输入待命状态切换到反馈待 命状态。当由半导体集成电路的内部电路输出的信号IN和杠信号INB在步骤S204中通过 绕过控制器沈0而被传递到输出块210时，输出块210转换接收的信号IN和杠信号INB以 获得具有适合于外部电路的水平的信号，并输出产生的具有经转换的信号水平的信号，即， 步骤S206中的输出信号OUT和输出杠信号OUTB。随后，在步骤S208中，输入块220反馈输出的信号OUT和0UTB，将它们转换为具有 原始信号水平的输出信号OUT’和输出杠信号0UTB，并将输出信号OUT’和输出杠信号0UTB’ 传递到相位检测器对0。在步骤S210中，相位检测器240检测由输入块220输出的输出信号OUT，和0UTB， 之间的相位差，并且在步骤S212中，输出与所检测的相位差相对应的检测信号DS(见图6A 至图6C)。可以根据检测信号DS间接地测量VOX。在步骤S214中，控制信号产生器250接收由相位检测器240输出的检测信号DS， 响应于由相位检测器240输出的检测信号DS产生模拟控制信号CS或数字控制信号CS，并 将所产生的模拟或数字控制信号CS输出到控制器沈0。控制器260基于接收的模拟或数字控制信号CS控制由内部电路向输出块210输 出的信号IN和杠信号INB的延迟。换句话说，控制器260将信号IN和杠信号INB的VOX 控制到标准水平，可以将其称为目标水平。在本实施例中，为了便于描述，将控制VOX描述 为控制信号IN和杠信号INB的时间延迟。然而，在控制信号IN和杠信号INB的VOX时可 以控制占空比，这对于本领域技术人员是明显的。根据本发明的第二实施例，输出具有被控制到目标水平的VOX的信号IN和杠信号 INB不仅提高了半导体集成电路双向接口装置的可靠性，而且通过利用输入块来反馈输出 块的输出信号，还使得由附加电路造成的集成电路面积增大减到最小。图9是图解根据本发明第三实施例的半导体集成电路接口装置的框图。图10是 图解图9中所示的输出控制器的电路图。为了便于描述，图10中只示出了信号IN的线。本发明的第三实施例旨在控制由半导体集成电路的内部电路产生的信号和杠信 号的偏斜。可以将根据本发明的第三实施例的接口装置应用于单向接口装置和双向接口装 置。与第一实施例中所示的相同的构成元件被给以相同的附图标记，并且在此省略对相同 的构成元件的说明。参考图9和图10，接口装置100’包括定时控制和输出块110’，用于控制由内部电 路(未示出)产生的信号IN和杠信号INB的偏斜，并输出经偏斜控制的信号IN和INB。定 时控制和输出块110’包括第一输出缓冲器112’，其设置于信号IN的线上；以及偏斜控制 器114’，其用于响应于控制信号产生器150的控制信号CS来控制由内部电路产生的信号 IN的偏斜。偏斜控制器114’包括多个发送器114A’和114N’，其中至少一个被并联耦合到第一输出缓冲器112’。这里，多个发送器114A’和114N’可以被形成为具有与第一输出缓 冲器112’的功率相同的驱动功率，或者它们可以被形成为具有与第一输出缓冲器112’的 驱动功率不同的驱动功率。虽然为了便于描述没有在图中示出，显然，定时控制和输出块 110’包括设置在杠信号INB的线上的第二输出缓冲器以及并联耦合到第二输出缓冲器的 偏斜控制器。下文中描述根据本发明的第三实施例的半导体集成电路接口装置的接口方法。当 由内部电路产生的信号IN和杠信号INB通过绕过定时控制和输出块110’而被输出时，由 第一信号水平转换器120和第二信号水平转换器130将信号IN和INB反馈以传递到相位 检测器140。这里，该信号被标记为OUT’和0UTB’。相位检测器140检测信号OUT，与0UTB，之间的相位差，并输出与检测的相位差相 对应的检测信号DS。这里，根据输出的检测信号DS间接地测量VOX。控制信号产生器150响应于由相位检测器140输出的检测信号DS产生控制信号 Cs。产生的控制信号CS被传递到定时控制和输出块110’的偏斜控制器114’。因此，偏斜控制器114’附加地驱动第一输出缓冲器112’的输出端子并响应于控 制信号CS来控制偏斜。这里，控制偏斜对应于将由内部电路产生的信号IN和杠信号INB 的VOX控制到标准水平，其为目标水平。在本发明的第一到第三实施例中，在半导体集成电路的有效操作期间，只要信号 和杠信号被输出，VOX就被实时地测量并被控制到其标准水平。然而，根据第四实施例，半 导体集成电路可以在上电期间的初始操作时段中测量V0X，存储测量的VOX值，并且在有效 操作期间，当信号和杠信号被输出时基于存储的测量的VOX值将信号和杠信号的VOX控制 到标准水平。此外，在本发明的第四实施例中，在半导体集成电路的待命时段中，在设定的时间 间隔期间，vox被重新测量，并且更新被重新测量的VOX值。随后，在有效操作时段中，可以 基于更新的重新测量的vox值将信号和杠信号的vox控制到标准水平。半导体集成电路接口装置及其接口方法能够通过将由输出块输出的差分信号的 VOX控制到目标水平来以提高的可靠性传递信号。特别地，包括输入块和输出块的半导体集成电路双向接口装置使用预先已有的输 入块作为用于反馈由输出块输出的差分信号的结构，使得将所需要的集成电路面积最小 化，并且减少了浪费的功耗。虽然已经关于具体实施例描述了本发明，然而对于本领域技术人员而言，显然可 以做出各种改变和修改而不脱离如权利要求所定义的本发明的精神和范围。
权利要求
1.一种用于半导体集成电路的接口装置，包括输出块，配置为输出由内部电路产生的差分信号；检测器，配置为检测所述差分信号的定时误差；以及控制器，配置为根据所述检测器的检测结果控制由所述内部电路产生的所述差分信号 的定时。
2.根据权利要求1所述的接口装置，还包括反馈块，配置为将从所述输出块输出的所 述差分信号反馈到所述检测器。
3.根据权利要求2所述的接口装置，其中，所述输出块包括多个发送器。
4.根据权利要求3所述的接口装置，其中，所述反馈块包括与所述多个发送器一一对 应的多个信号水平转换器，并且其中所述多个信号水平转换器将由所述多个发送器输出的 所述差分信号的信号水平转换到针对所述内部电路的信号水平，并将由所述信号水平转换 器转换的所述差分信号传递到所述检测器。
5.根据权利要求4所述的接口装置，其中，所述多个信号水平转换器中的每个信号水 平转换器包括至少一个反相器或至少一个放大器。
6.根据权利要求3所述的接口装置，其中，所述反馈块包括输入块，所述输入块包括与 所述多个发送器一一对应的多个接收器。
7.根据权利要求6所述的接口装置，还包括开关块，所述开关块包括与所述多个接收 器一一对应的多个开关，所述多个开关选择性地将信号传输线切换为连接或断开，所述信 号传输线被设置于所述内部电路与所述多个接收器之间。
8.根据权利要求7所述的接口装置，其中，所述开关块响应于所述输出块被启用而连 接所述开关信号传输线，并且所述开关块响应于所述输出块被禁用而断开所述开关信号传 输线。
9.根据权利要求1所述的接口装置，其中，所述检测器包括相位检测器，配置为检测所 述差分信号之间的相位差以检测定时误差，并根据其检测结果输出逻辑高水平或逻辑低水 平的检测信号。
10.根据权利要求9所述的接口装置，还包括控制信号产生器，配置为产生控制信号， 以控制由所述内部电路输出的所述差分信号的定时，并根据所述检测信号将所述控制信号 传递到所述控制器。
11.根据权利要求10所述的接口装置，其中，所述控制信号产生器包括电荷泵，配置为根据所述检测信号提供输出电流；以及环路滤波器，配置为根据由所述电荷泵提供的所述输出电流输出具有设定电压水平的 模拟控制信号。
12.根据权利要求10所述的接口装置，其中，所述控制信号产生器包括计数器，配置为根据时钟对逻辑高水平或逻辑低水平的检测信号进行计数；以及数字滤波器，配置为对所述计数器的输出信号进行滤波。
13.根据权利要求1所述的接口装置，其中，所述检测器包括相位检测器，其配置为检 测所述差分信号之间的相位差以检测定时误差，并根据检测结果输出脉冲信号。
14.根据权利要求13所述的接口装置，还包括控制信号产生器，其配置为根据所述脉 冲信号产生控制信号以控制由所述内部电路输出的所述差分信号的定时，并将所述控制信号传递到所述控制器。
15.根据权利要求14所述的接口装置，其中，所述控制信号产生器包括 电荷泵，配置为根据所述脉冲信号提供输出电流；以及环路滤波器，配置为根据由所述电荷泵提供的所述输出电流来输出具有设定电压水平 的模拟控制信号。
16.根据权利要求14所述的接口装置，其中，所述控制信号产生器包括信号脉冲宽度扩展器，配置为以设定的脉冲宽度扩展所述脉冲信号的脉冲宽度； 采样器，配置为根据所述信号脉冲宽度扩展器的输出信号，在一时段期间对输入的时 钟信号进行采样；以及计数器，配置为对由所述采样器输出的采样的时钟信号进行计数。
17.根据权利要求16所述的接口装置，其中，所述信号脉冲宽度扩展器包括偏斜延迟 电路。
18.根据权利要求1所述的接口装置，其中，所述控制器被设置在所述内部电路与所述 输出块之间的信号传输线上，并且控制由所述内部电路输出的所述差分信号的延迟。
19.根据权利要求1所述的接口装置，其中，所述控制器被设置在所述内部电路与所述 输出块之间的信号传输线上，并且控制由所述内部电路输出的所述差分信号的占空比。
20.根据权利要求3所述的接口装置，其中，所述控制器包括耦合到所述输出块的至少 一个发送器，并且其中所述控制器控制由所述内部电路输出的所述差分信号的斜率。
21.一种半导体集成电路的接口方法，包括在初始操作时段期间，检测定时误差并存储检测的定时误差检测值；以及 在有效操作时段期间，响应于由内部电路输出的差分信号，根据存储的检测值来控制 所述差分信号的定时，并以受控制的定时经由焊盘输出所述差分信号。
22.根据权利要求21所述的接口方法，还包括在设定的时间间隔期间重新检测定时误差，并在待命时段期间更新所述定时误差检测值；其中，在根据存储的检测值控制所述差分信号的定时并经由焊盘输出所述差分信号 时，根据更新的定时误差重新检测值来控制所述差分信号的定时并经由所述焊盘输出所述 差分信号。
全文摘要
一种用于半导体集成电路的接口装置和其接口方法，其响应于由输出块输出的差分信号将该差分信号的VOX控制到目标水平。该用于半导体集成电路的接口装置包括输出块，配置为输出由内部电路输出的差分信号；检测器，配置为检测差分信号的定时误差；以及控制器，配置为根据检测器的检测结果来控制由内部电路输出的差分信号的定时。
文档编号H03K19/0175GK102111142SQ20101011823
公开日2011年6月29日 申请日期2010年2月10日 优先权日2009年12月29日
发明者吴益秀, 宋喜雄, 崔海郎, 张在旻, 朴昌根, 李智王, 金亨洙, 金龙珠, 黄太镇 申请人:海力士半导体有限公司