专利名称:阻抗校正装置及其方法
技术领域:
本发明涉及一种阻抗校正方法,特别是涉及一种阻抗校正装置及其方法。
背景技术:
目前,市面上对于高速的传输接口都有定义其阻抗(impedance)值的大小,以让设计者可以预先设计相近阻抗值的输出能力,而达到阻抗匹配,降低反射波,进而降低噪声的目的。不过,市面上传输接口的设计大部分只有考虑到工艺的偏移、外部电压的不同、以及环境温度改变等因素,而未考虑到电路板本身所可能造成的影响。请参考图1,其为现有技术常运用的阻抗校正的方法。在电路上,一般在集成电路外部设计有一颗精密电阻Rref,并使其接地VSSQ。内部电阻R则接到电源VDDQ,利用分压定理即可以知道点6的电压。点6的电压即为点5的电压,其与工作电路1的点4电压做比较,若点5的电压小于点4的比较电压Vcomp,比较器3会将此电压差输出至控制电路2,其将输出控制讯号将内部电阻R的阻值调小;反的,若点5的电压大于点4的比较电压Vcomp, 则控制电路2所传出的控制讯号会将内部电阻R的阻值拉大。如此,即可通过调整内部电阻R的阻抗值而达到阻抗匹配的目的。以上的现有技术的方法,须要于集成电路外部装置一精密电阻,其成本较高,且无法适度处理电路板本身的路径的阻抗值所可能造成的影响。
发明内容
为实现上述目的,本发明提供一种阻抗校正装置,包含驱动单元、步阶讯号产生器、参考阻抗、检测单元、阻抗计算单元与阻抗值设定单元。步阶讯号产生器,用以产生步阶讯号。参考阻抗具有一固定的阻抗值,其一端耦接步阶讯号产生器,另一端耦接待测电路。 检测单元耦接参考阻抗的另一端,用以检测经由参考阻抗的步阶讯号与步阶讯号经由待测电路后的量测讯号。阻抗计算单元耦接检测单元,用以依据步阶讯号与量测讯号计算待测电路的特性阻抗值。阻抗值设定单元耦接阻抗计算单元,用以依据特性阻抗值调整驱动单元的校正阻抗的阻抗值,以匹配特性阻抗值。本发明还提供一种阻抗校正方法,包含以下步骤提供参考阻抗与校正阻抗,其中校正阻抗为可调整。产生一步阶讯号经由参考阻抗予待测电路。检测步阶讯号与由待测电路所产生的量测讯号。依据步阶讯号与量测讯号计算待测电路的特性阻抗值。依据特性阻抗值调整校正阻抗的阻抗值,以匹配特性阻抗值。以下将在实施方式中详细叙述本发明的详细特征以及优点,其内容足以使本领域的技术人员了解本发明的技术内容并据以实施,且根据本说明书所揭示的内容、权利要求及附图,本领域的技术人员可轻易地理解本发明相关的目的及优点。
图1为现有技术的阻抗校正的电路图;[o0093 图2为本发明的阻抗校正装置100功能方块图的第一实施例;[OOl0] 图3为以/DR方法所量测的波形示意图;[OOl1] 图4为本发明的驱动单元的实施例;[OOl2] 图5为本发明的阻抗校正装置100功能方块图的第二实施例;及[OOl3] 图6为本发明的阻抗校正方法流程图的实施例。[OOl4] 附图符号说明[OOl5] l工作电路[OOl6] 2控制电路[OOl 7] 3放大器[OOl 8] 4点[OOl 9] 5点
6点
3l132 路径
100阻抗校正装置
102步阶讯号产生器
103开关
104检测单元
106阻抗计算单元
108阻抗值设定单元
110驱动单元
200电路板
210DDR存储器
Ll第一路径
Pl点
P2点
P3点
P4点
R内部电阻
Rref精密电阻
Rc等效阻抗
Rs参考阻抗
Rd校正阻抗
VDD电压源
Vcomp比较电压
VSSQ接地具体实施方式
本发明运用时域反射法(/ime Domain Reflectomety,以下简称/DR)的原理,来提供电路一个入射波与反射波的对应值,再依据此对应值来进行内部阻抗值的校正。一般的TDR仪器,其包括有步阶讯号产生器、电压检测/处理器与显示器等,通过步阶产生器产生的步阶讯号(St印signal)于待测点进行量测。步阶讯号经由路径传递至电压检测/处理器,而步阶讯号经由待测物的反射讯号,会经过路径并传递至电压检测/处理器。显示器则可显示电压检测/处理器所检测到的讯号,并显示电压检测/处理器对于待测物阻抗值的计算。量测结果的计算,是依据反射系数Γ来计算。其中,反射系数Γ = (Zl-Z0)/ (ZL+Z0) = VVi,其中Vffl = VVi = (l+r)Vi; Zl即为待测物的阻抗值,Z0为参考阻抗的阻抗值。因此,可得到Α = Ζ。*νω/(2ν「νω)....................式 1其中Vm为于点Ρ2于t = t时间所量测的电压值,其为入射波与反射波的电压总和为点P2于t = 0时所量测到的入射波电压值;ι为反射波的电压值,亦即,\ = Vffl-Vi0 由于时间t所量测到的电压值为Vm为入射波Vi与反射波\的电压值的和,因此,可藉由以上的式1直接将量测到的电压值来计算得所测量到的阻抗值&。FDR量测技术为相当成熟的技术领域。不过,其均为在电路外部以仪器量测的方式进行,为产品开发阶段所使用,量产阶段的使用,将耗费相当多的量测人力成本。本发明是于集成电路中运用TDR的测量原理,其有别于前述的以仪器测量的方式。本发明采用了两个实施例来实现运用TDR的量测原理来进行阻抗值的校正,分别为比较器法与模拟数字转换器法,现说明如下。请参考图2,本发明的阻抗校正装置100功能方块图的第一实施例,阻抗校正装置 100应用于一集成电路内部,其包含有步阶讯号产生器102、检测单元104、阻抗计算单元 106、阻抗值设定单元108、驱动单元110与参考阻抗Rs。其中,步阶讯号产生器102用以产生量测用的步阶讯号,其与参考阻抗Rs连接,经由第一路径Li,即步阶讯号产生器102至点P2。点Pl为步阶讯号产生器102所发送的步阶讯号电压值,而点P2为量测点。于t = 0时,于点2所量测到的入射波,其电压值为Vi ;于t = tl时,于点2所量测到的入射波,其电压值为Vm。检测单元104则与参考阻抗Rs的另一端连接,并由电路板200于点P3耦接, 外部的电路板200则与一实施例的DDR存储器210于点P4耦接。其中,检测单元104为一比较器或一模拟数字转换器。比较器为比较不同讯号(Vi, Vffl)并产生一比较讯号;而模拟数字转换器则可输出两个电压(V” Vm)的数字值,因而较易量化。若检测单元104采用比较器用以产生比较讯号,其比较不同时间点于点P2的量测讯号值。例如,比较点P2于t = t0时由步阶讯号经由路径31的点P2所量测的电压值Vi, 以及,于t = tl时,步阶讯号经由路径32的反射电压值1与Vi的和,亦即Vm。检测单元 104是利用Vi与Vm的电压差值而产生比较讯号并输出至阻抗计算单元106。阻抗计算单元 106可依据式1计算出电路板200的阻抗值并将其传送至阻抗值设定单元108,Rs的阻抗值为Ztl,电路板200的阻抗值亦称之为特性阻抗值\。阻抗值设定单元108耦接阻抗计算单元106,用以依据特性阻抗值&调整驱动单元110的校正阻抗Rd的阻抗值,以匹配特性阻抗值&。其中等效阻抗Rc的阻抗值为点2看入的等效阻抗值,为了使点P2看入的等效阻抗Rc的阻抗值实质上等于校正阻抗Rd的阻抗值,可忽略参考阻抗Rs对电路的影响。亦即, 在步阶讯号产生器102产生步阶讯号后,即将参考阻抗Rs予以隔绝。在一实施例中,阻抗校正装置100还包含一开关103,在校正阻抗Rd与特性阻抗值\匹配的后,将开关103打开,使第一路径Ll开路,以隔绝参考阻抗Rs的影响。更详细地说,在求得特性阻抗值\之后,若特性阻抗值\大于参考阻抗Rs的阻抗值,则对校正阻抗Rd的阻抗值进行调整并变大,使得校正阻抗Rd的阻抗值趋近于特性阻抗值4 ;反之,若特性阻抗值&小于校正阻抗Rd的阻抗值,则对校正阻抗Rd的阻抗值进行调整并变小,使得校正阻抗Rd的阻抗值趋近于\。请参考图3,其为运用本发明的方法所量测的波形示意图,其显示了反射系数Γ 与Zl、Z0之间的关系。当Vm = 2Vi时,Zl为开路(open);而量测到的Vm = 0时,则Zl = 0, 亦即,短路;而量测到的Vm = Vi时,则\ = Z。,亦即,阻抗匹配。因此,通过Vm与Vi的量测值,可以获得H的关系。阻抗计算单元106即以此方法即可获得\。在一实施例中,驱动单元110的校正阻抗Rd设定方式,请参考图4。驱动单元110 包含一电压源VDD,校正阻抗Rd的一端耦接电压源VDD,驱动单元110的校正阻抗Rd包含多个PMOS开关及多个NMOS开关,所述PMOS开关的一端耦接电压源VDD,驱动单元110上的校正阻抗Rd的阻抗值是由阻抗值设定单元108来控制PMOS导通的个数来调整校正阻抗 Rd,由公式VDD = I*Rd,VDD固定,I由PMOS开关导通的个数决定,而使得校正阻抗Rd的阻抗值得以变化,亦可称其为驱动单元110的驱动力调整。其中,调整校正阻抗Rd的方式有二种1.参考阻抗Rs的阻抗值为可调整,如图5的实施例。依据量测讯号与步阶讯号之间的差值(即代表特性阻抗值\与参考阻抗Rs的阻抗值的差值)而逐次调整参考阻抗 Rs的阻抗值,直至反射讯号消失,即量测讯号等于步阶讯号。此时阻抗值设定单元108依据参考阻抗的PMOS开关导通的个数来设定校正阻抗Rd的PMOS开关导通的个数,使校正阻抗Rd的阻抗值匹配于特性阻抗值\。在此实施例中,参考阻抗Rs包含多个PMOS开关及多个NMOS开关所组成;于不同实施例中,可依据量测讯号与步阶讯号之间的差值,选择一预定的百分比进行逐次调整参考阻抗Rs的阻抗值。2.参考阻抗Rs为固定值,利用PMOS开关导通个数与校正阻抗Rd的对照表进行查表的方式,图2的实施例即采用此种方式。其中上述的对照表可利用参考阻抗Rs而求出, 且储存于阻抗值设定单元108。举例而言,参考阻抗Rs及校正阻抗Rd为同一工艺所制作, 其两者的特性几乎相同。参考阻抗Rs包含至少一 PMOS开关及至少一 NMOS开关,假设参考阻抗Rs为50 Ω,其是由PMOS开关导通数目为2所组成,则PMOS开关导通个数为4所对应的校正阻抗Rd的阻抗值为25 Ω。换言之,在求得特性阻抗值&后,阻抗值设定单元108可利用查表的方式,找出与特性阻抗值\最接近的校正阻抗Rd。再者,由于阻抗校正装置100是应用于一芯片中,参考阻抗Rs及校正阻抗Rd为同一工艺所制作,因此参考阻抗Rs及校正阻抗Rd的工艺、温度及电压漂移特性会一致。当然, 本领域的技术人员能了解,校正阻抗Rd也可由NMOS开关来实现。运用图2、图5的阻抗校正装置100,除了可达到自动阻抗校正的目的外,还可在外部电路装置因工艺的偏移、外部电压的不同、环境温度改变或电路板的变异等问题而有相同产品而阻抗有差异的情形下,自动达到阻抗校正的效果,而使得讯号完整性(signalintegrity)更佳。如此,可使得应用本发明的阻抗校正装置100的产品质量稳定且不须额外进行外部的阻抗调校,更不需要外部的精密电阻,可有效降低生产与测试的成本。请参考图6,本发明的阻抗校正方法流程图的实施例一,包含以下的步骤步骤501 提供一校正阻抗与一参考阻抗,其中校正阻抗为可调整。例如,图2的驱动单元Iio的校正阻抗Rd。图2的参考阻抗Rs。步骤502 产生一步阶讯号经由参考阻抗予待测电路。亦即,由图2的步阶讯号产生器102所提供。步骤503 检测步阶讯号与由待测电路所产生的量测讯号。其由图2的检测单元 104执行。步骤504 依据参考阻抗的阻抗值、步阶讯号与量测讯号计算待测电路的特性阻抗值。由图2的阻抗计算单元106执行。步骤505 依据特性阻抗值调整校正阻抗的阻抗值,以匹配特性阻抗值。由图2的阻抗值设定单元108执行。虽然本发明的技术内容已经以较佳实施例揭示如上,然其并非用以限定本发明, 本领域的技术人员,在不脱离本发明的精神的前提下所作的若干的更动与润饰,皆应涵盖于本发明的范畴内,因此本发明的保护范围以本发明的权利要求为准。
权利要求
1.一种阻抗校正装置,耦接一待测电路,该阻抗校正装置包含一步阶讯号产生器,用以产生一步阶讯号;一参考阻抗,其一端耦接该步阶讯号产生器,另一端耦接该待测电路;一检测单元,耦接该参考阻抗的该另一端,用以检测经由该参考阻抗的该步阶讯号与该步阶讯号经由该待测电路后的一量测讯号;一阻抗计算单元,耦接该检测单元,用以依据该参考阻抗的阻抗值、该步阶讯号与该量测讯号计算该待测电路的一特性阻抗值;一校正阻抗;及一阻抗值设定单元,耦接该阻抗计算单元与该校正阻抗,用以依据该特性阻抗值调整该校正阻抗的阻抗值,以匹配该特性阻抗值。
2.如权利要求1所述的阻抗校正装置,其应用于一芯片中。
3.如权利要求1所述的阻抗校正装置,其中,该参考阻抗的阻抗值可调整,该阻抗值设定单元耦接该参考阻抗,该阻抗值设定单元依据该特性阻抗值与该参考阻抗的阻抗值之间的一差值调整该参考阻抗的阻抗值。
4.如权利要求3所述的阻抗校正装置,其中,该阻抗值设定单元依据一预定百分比逐次调整该参考阻抗的阻抗值。
5.如权利要求3所述的阻抗校正装置,其中,该预定百分比是依据该差值的大小。
6.如权利要求3所述的阻抗校正装置,其中,该参考阻抗包含多个第一晶体管开关,所述晶体管开关的导通数目是依据该差值。
7.如权利要求3所述的阻抗校正装置,其中,该阻抗值设定单元依据该参考阻抗的阻抗值设定该校正阻抗的阻抗值。
8.如权利要求7所述的阻抗校正装置,还包含一驱动单元,其具有一电压源,该校正阻抗包含多个第二晶体管开关,所述第二晶体管开关耦接该电压源,且所述第二晶体管开关导通数目等于所述第一晶体管开关的导通数目。
9.如权利要求1所述的阻抗校正装置,还包含一开关,当该校正阻抗的阻抗值与该特性阻抗值匹配后,该开关打开以隔绝该参考阻抗的影响。
10.如权利要求1所述的阻抗校正装置,其中若该特性阻抗值与该参考阻抗的阻抗值相异时,该阻抗值设定单元依据一对照表及该特性阻抗值调整该校正阻抗的阻抗值,以匹配该特性阻抗值。
11.如权利要求10所述的阻抗校正装置,其中,该校正阻抗包含多个晶体管开关,该对照表是所述晶体管开关的导通数目与校正阻抗的阻抗值的对应关系。
12.如权利要求11所述的阻抗校正装置,其中,该参考阻抗包含至少一晶体管开关,以产生该参考阻抗的阻抗值,该对照表依据该参考阻抗的阻抗值及该至少一晶体管的导通数目而建立。
13.如权利要求11所述的阻抗校正装置,其中,该参考阻抗与校正阻抗是以同一工艺制作。
14.如权利要求1所述的装置,其中该检测单元是选自一模拟数字转换器与一比较器二者其中之一。
15.一种阻抗校正方法,包含以下步骤提供一校正阻抗与一参考阻抗,其该校正阻抗为可调整;产生一步阶讯号经由该参考阻抗予一待测电路;检测该步阶讯号与由该待测电路所产生的一量测讯号;依据该参考阻抗的阻抗值、该步阶讯号与该量测讯号计算该待测电路的一特性阻抗值;及依据该特性阻抗值调整该校正阻抗的该阻抗值,以匹配该特性阻抗值。
16.如权利要求15所述的阻抗校正方法,其中,该参考阻抗的阻抗值是可调整,依据该特性阻抗值与该参考阻抗的阻抗值之间的一差值调整该参考阻抗的阻抗值。
17.如权利要求15所述的阻抗校正方法,其中,若该特性阻抗值与该参考阻抗的阻抗值相异时,依据一对照表及该特性阻抗值调整该校正阻抗的阻抗值,以匹配该特性阻抗值。
全文摘要
本发明为一种阻抗校正装置及其方法,是运用步阶产生器产生步阶讯号予待测电路,并检测由待测电路所传递回来的反射讯号,其中量测讯号为步阶讯号与反射讯号的和,并可测得量测讯号得到特性阻抗值。当量测讯号大于起始所量测的步阶讯号时,调整校正电阻的阻抗值变大;当量测讯号小于起始所量测的步阶讯号时,调整校正电阻的阻抗值变小。经由校正阻抗值的调整,进而使得校正阻抗值与特性阻抗值达到阻抗匹配的目的。
文档编号H03H11/04GK102163964SQ20101011941
公开日2011年8月24日 申请日期2010年2月23日 优先权日2010年2月23日
发明者吴亭莹, 王文山 申请人:瑞昱半导体股份有限公司