专利名称：时脉数据恢复电路的制作方法
时脉数据恢复电路技术领域
本发明是涉及一种时脉数据恢复电路，尤其涉及一种基于所接收到的输入数据串流以产生参考时脉信号的时脉数据恢复电路。
背景技术：
图1显示现有时脉数据恢复(Clock and Data Recovery ;Q)R)电路的架构示意图。时脉数据恢复电路100包括粗调模组110及细调模组120。粗调模组110用以提供一粗调控制电压至细调模组120，而细调模组120用以接收输入数据串流IN_DATA，并输出数据恢复时脉⑶R_CLK。
粗调模组110具有晶体振荡器111、相位频率检测器112、第一低通滤波器113、第一压控振荡器114及除频器115。晶体振荡器111藉由其晶体振荡的方式产生参考时脉5_。相位频率检测器112用以比较参考时脉Skef的相位与除频信号C4的相位，并依据比较的结果，输出控制信号Cl。第一低通滤波器113将控制信号Cl滤波后,输出控制电压C2。第一压控振荡器114依据控制电压C2，振荡产生振荡信号C3。除频器115将振荡信号C3除频后，输出除频信号C4。
细调模组120具有相位检测器121、第二低通滤波器122及第二压控振荡器123。相位检测器121用以比较输入数据串流IN_DATA及数据恢复时脉OTR_CLK的相位及频率，并依据比较结果，输出控制信号C5。第二低通滤波器122将控制信号C5滤波后，输出控制电压C6。第一低通滤波器113所输出的控制电压C2会经过电阻R及电容C处理过后，转换成控制电压C7。第二压控振荡器123依据控制电压C6及控制电压C7，振荡产生数据恢复时脉OTR_CLK。数据恢复时脉⑶R_CLK会被传送至相位检测器121。
时脉数据恢复电路100会依据数据恢复时脉⑶R_CLK恢复输入数据串流IN_DATA，而产生重新计时过的(retimed)数据串流。在某些特定的规格中，为确保时脉数据恢复电路100所恢复的数据的准确性，重新计时过的数据串流的颤动(jitter)不能过大。因此，晶体振荡器111所产生的参考时脉Skef之的频率相较于输入数据串流IN_DATA的频率的误差必须小于某个范围内。以通用串列汇流排(Universal Serial Bus ;USB) 3.0的规格为例，参考时脉Skef的频率与输入数据串流IN_DATA的频率之的间的误差必须小于300ppm(注:一 ppm等于百万分之一)。虽然商用的晶体振荡器可产生频率误差低于正负IOOppm的时脉信号，而可作为理想的时脉信号源，但这种晶体振荡器的价格昂贵，且会占据较大的电路板空间。发明内容
本发明提供一种时脉数据恢复电路，其可藉由所接收到的输入数据串流，产生所需的参考时脉，而可不需使用到外部的晶体振荡器。
本发明提出一种时脉数据恢复电路，其包括相位检测器、第一积分模组、运算单元、第二积分模组、第三积分模组、振荡电路以及相位转换器。相位检测器用以比较输入数据串流的相位及数据恢复时脉的相位，以输出校正信号。第一积分模组耦接相位检测器，用以将校正信号进行积分处理，以输出第一积分相位误差。运算单元耦接第一积分模组，用以基于第一积分相位误差及校正信号进行运算以得到运算值。第二积分模组耦接运算单元，用以对运算值进行积分处理，以输出相位控制信号。第三积分模组耦接第一积分模组，用以将第一积分相位误差进行积分处理，以输出频率控制信号。振荡电路耦接第三积分模组，用以依据频率控制信号，产生至少一参考时脉。相位转换器耦接振荡电路、第二积分模组及相位检测器，用以依据相位控制信号及参考时脉，输出数据恢复时脉至相位检测器。
本发明提出一种时脉数据恢复电路，其包括相位检测器、第一积分模组、运算单元、第二积分模组、振荡电路以及相位转换器。相位检测器用以比较输入数据串流的相位及数据恢复时脉的相位，以输出校正信号。第一积分模组耦接相位检测器，用以将校正信号进行积分处理，以输出第一积分相位误差。运算单元耦接第一积分模组，用以基于第一积分相位误差与校正信号进行运算以得到运算值。第二积分模组耦接运算单元，用以对运算值进行积分处理，以输出相位控制信号。振荡电路耦接第二积分模组，用以依据第一积分相位误差，产生至少一参考时脉。相位转换器耦接振荡电路、第二积分模组及相位检测器，用以依据相位控制信号及参考时脉，输出数据恢复时脉至相位检测器。
在本发明的一范例实施例中，上述的时脉数据恢复电路还包括增益器，耦接相位检测器及运算单元之间，用以将校正信号乘以预设比例，以输出预设比例的校正信号至运算单元。
在本发明的一范例实施例中，上述的时脉数据恢复电路还包括除频器，耦接振荡电路，用以对参考时脉进行除频，以产生系统时脉。
在本发明的一范例实施例中，上述的相位检测器依据数据恢复时脉，取样输入数据串流，以输出数据恢复串流。
在本发明的一范例实施例中，上述的输入数据串流为序列(serial)数据串流。
在本发明的一范例实施例中，上述的振荡电路依据频率控制信号产生具有相同频率及不同相位的多个参考时脉，而相位转换器为相位选择器(Phase selector)，用以依据相位控制信号，自上述多个参考时脉中选出数据恢复时脉。
在本发明的一范例实施例中，上述的振荡电路依据频率控制信号产生具有相同频率及不同相位的多个参考时脉，而相位转换器为相位内插器(phase interpolator),用以依据相位控制信号，对上述多个参考时脉进行相位内插处理，以输出数据恢复时脉。
基于上述，本发明的时脉数据恢复电路，其可藉由所接收到的输入数据串流，产生所需的参考时脉，而可不需使用到外部的晶体振荡器。故此，可节省时脉数据恢复电路的制造成本。此外，因不需留置额外的电路板布局空间给外部的晶体振荡器，亦可缩小时脉数据恢复电路的尺寸。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
图1显示现有时脉数据恢复电路的架构示意图。
图2至图5分别显示本发明一范例实施例的时脉数据恢复电路的架构示意图。
图6A至图6C分别为本发明一范例实施例中的第一积分模组的示意图。
图7A至图7C分别为本发明一范例实施例中的第二积分模组的示意图。
图8A至图SC分别为本发明一范例实施例中的第三积分模组的示意图。
图9显示本发明一范例实施例的时脉数据恢复电路的振荡电路及相位转换器的示意图。
图10为图9中多个参考时脉的时序图。
图11为本发明一范例实施例中的时脉数据恢复电路的除频器的示意图。
图12显示本发明一范例实施例的时脉数据恢复电路的架构示意图。
主要元件符号说明:
100、200、300、400、500、1200:时脉数据恢复电路
110:粗调模组
111:晶体振荡器
112:相位频率检测器
113:第一低通滤波器
114:第一压控振荡器
115、290:除频器
120:细调模组
121、210:相位检测器
122:第二低通滤波器
123:第二压控振荡器
220、232、252、274:增益器
234、254、272:积分器
280:相位转换器
202、302:相位锁定模组
204、404:频率锁定模组
230:第一积分模组
240:运算单元
250:第三积分模组
260:振荡电路
270:第二积分模组
C:电容
Cl:控制信号
C2、C6、C7:控制电压
C3:振荡信号
C4:除频信号
C5:控制信号
OTR_CLK:数据恢复时脉
OTR_DATA:数据恢复串流
IN_DATA:输入数据串流
Kp:预设比例
Kl:第一增益
K2:第二增益
K3:第三增益
R:电阻
Skef、Ckef、Ceef (O) C腳(N):参考时脉
SYS_CLK:系统时脉
S1:校正信号
S2、SA:相位误差
S3:第一积分相位误差
S4:运算值
S5:相位控制信号
S6:频率控制信号
SB、Sf、Sd:积分信号
Sc:增益运算值
Se:第二积分相位误差
θρθρθΝ:相位差具体实施方式
请参考图2,图2显示本发明一范例实施例的时脉数据恢复电路的架构示意图。时脉数据恢复电路200具有相位锁定模组202及频率锁定模组204。相位锁定模组202用以对输入数据串流IN_DATA进行相位锁定，以使得数据串流IN_DATA与数据恢复时脉CDR_CLK有相同的相位。此外,相位锁定模组202还可依据数据恢复时脉CDR_CLK，对输入数据串流IN_DATA取样，以产生数据恢复串流CDR_DATA。在本发明一范例实施例中，时脉数据恢复电路200可应用在有线连结通信系统(wire-linked communication system)中，而输入数据串流IN_DATA可为序列(serial)数据串流，时脉数据恢复电路200可藉由单一通道接收输入数据串流IN_DATA。但本发明不以此为限，在另一范例实施例中，时脉数据恢复电路200亦可应用在一无线通信系统，而输入数据串流IN_DATA亦可为并列数据串流。
频率锁定模组204用以基于输入数据串流IN_DATA与数据恢复时脉⑶R_CLK之间的相位差，产生并输出至少一参考时脉Ckef至相位锁定模组202。更进一步地说，频率锁定模组204会渐进地调整参考时脉Ckef的频率，以使参考时脉Ckef的频率逐渐逼近于输入数据串流IN_DATA的频率。藉此，可降低参考时脉Ckef的颤动(jitter)，而参考时脉Ckef的频率相较于输入数据串流IN_DATA的频率的误差会小于一预定值。在本范例实施例中，在输入数据串流IN_DATA的频率为5GHz的情况下，参考时脉Ckef的频率与输入数据串流IN_DATA的频率之间的误差可小于lOOppm，而符合USB 3.0规格中两者的误差须小于300ppm的规范。由此可知，依据图2的架构示意图，时脉数据恢复电路200可在不需要外部的晶体振荡器的状况下，亦可产生所需的参考时脉CKEF。此外，频率锁定模组204可提供第一积分相位误差S3至相位锁定模组202。
在本发明一范例实施例中，相位锁定模组202具有相位检测器210，用以比较输入数据串流IN_DATA的相位及数据恢复时脉CDR_CLK的相位，以输出校正信号SI。频率锁定模组204对校正信号SI进行一次积分处理及两次积分处理以输出第一积分相位误差S3及频率控制信号S6。相位锁定模组202依据校正信号SI及第一积分相位误差S3，产生相位控制信号S5。频率锁定模组204的振荡电路260依据频率控制信号S6，产生至少一参考时脉Ckef。相位锁定模组202的相位转换器280依据相位控制信号S5及参考时脉CKEF，输出数据恢复时脉⑶R_CLK至相位检测器210。
上述的振荡电路260可以是压控振荡器(Voltage controlled Oscillator ；VC0)、数字控制振荡器(Digital controlled Oscillator ;DC0)、电阻-电容式振荡器(RCOscillator)…等振荡器，但本发明并不以此为限。
相位检测器210所输出的校正信号SI用以反映输入数据串流IN_DATA与数据恢复时脉CDR_CLK之间的相位差。举例来说，当输入数据串流IN_DATA的相位领先数据恢复时脉CDR_CLK的相位时，校正信号SI为正电压；当输入数据串流IN_DATA的相位落后数据恢复时脉CDR_CLK的相位时，校正信号SI为负电压；当输入数据串流IN_DATA的相位等于数据恢复时脉CDR_CLK的相位时，校正信号SI的电压值为零伏特。
频率锁定模组204另具有第一积分模组230。第一积分模组230耦接相位检测器210，用以对校正信号SI进行增益及积分处理，以输出第一积分相位误差S3。
相位锁定模组202另具有运算单元240及第二积分模组270。运算单元240耦接相位检测器210及第一积分模组230，用以基于第一积分相位误差S3及校正信号SI进行运算以得到运算值S4。在本发明的一范例实施例中，运算单元240为一个加法器，用以计算校正信号SI与第一积分相位误差S3的总和。换言之，S4 = S1+S3。再者，在本发明的一范例实施例中，运算单元240为一个减法器，用以计算校正信号SI与第一积分相位误差S3之间的差异量。换言之，S4 = S1-S3或S4 = S3-S1。另外，在本发明的一范例实施例中，运算单元240为一个计算器，用以依据校正信号SI及第一积分相位误差S3，产生运算值S4。
第二积分模组270耦接运算单元240，用以对运算值S4进行积分处理，以输出相位控制信号S5。
在本发明的一范例实施例中，频率锁定模组204另具有第三积分模组250，耦接第一积分模组230，用以将第一积分相位误差S3进行积分处理，以输出频率控制信号S6。在本发明的一范例实施例中，第三积分模组250还可对第一积分相位误差S3进行增益处理。
相位锁定模组202的相位转换器280耦接振荡电路260、第二积分模组270及相位检测器210，用以依据相位控制信号S5及参考时脉CKEF，输出数据恢复时脉CDR_CLK至相位检测器210。
在本发明的一范例实施例中，时脉数据恢复电路还包括增益器，耦接相位检测器210及运算单元240之间。请参考图3，图3显示本发明一范例实施例的时脉数据恢复电路300的架构示意图。时脉数据恢复电路300具有相位锁定模组302及频率锁定模组204。相位锁定模组302与相位锁定模组202的功用相同，亦用以对输入数据串流IN_DATA进行相位锁定，以使得数据串流IN_DATA与数据恢复时脉CDR_CLK有相同的相位。相位锁定模组302与相位锁定模组202之间的不同点在于相位锁定模组302另包括增益器220，耦接相位检测器210及运算单元240之间。增益器220用以将校正信号SI乘以预设比例Kp，以输出相位误差S2至运算单元240。换言之，相位误差S2等于校正信号SI乘以预设比例Κρ，而增益器220输出预设比例Kp的校正信号SI至运算单元240。预设比例Kp可为100%、150%、80%或是其他数值。在此一范例实施例中，运算单元240为一个加法器，用以计算相位误差S2与第一积分相位误差S3的总和。换言之，S4 = S2+S3。再者，在本发明的一范例实施例中，运算单元240为一个减法器，用以计算相位误差S2与第一积分相位误差S3之间的差异量。换言之，S4 = S2-S3或S4 = S3-S2。另外，在本发明的一范例实施例中，运算单元240为一个计算器，用以依据相位误差S2及第一积分相位误差S3，产生运算值S4。
在本发明的一范例实施例中，第一积分相位误差S3可作为频率控制信号，以使振荡电路260依据第一积分相位误差S3，产生至少参考时脉CKEF。请参考图4，图4显示本发明一范例实施例的时脉数据恢复电路400的架构示意图。时脉数据恢复电路400具有相位锁定模组202及频率锁定模组404。频率锁定模组404的功用与频率锁定模组204相同，其亦基于输入数据串流IN_DATA与数据恢复时脉CDR_CLK之间的相位差，产生并输出至少一参考时脉Ckef至相位锁定模组202。频率锁定模组404与频率锁定模组204之间的不同点在于频率锁定模组404不具有频率锁定模组204的第三积分模组250。时脉数据恢复电路400中的第一积分相位误差S3作为频率控制信号，以使振荡电路260依据第一积分相位误差S3，产生至少参考时脉CKEF。
在本发明的一范例实施例中，时脉数据恢复电路具有相位锁定模组302及频率锁定模组204。请参考图5,图5显示本发明一范例实施例的时脉数据恢复电路500的架构示意图。时脉数据恢复电路500具有相位锁定模组302及频率锁定模组204。因此，在本范例实施例中，时脉数据恢复电路500同时具有增益器220及第三积分模组250。
请参考图6A,在本发明一范例实施例中，第一积分模组230具有一积分器234,用以对校正信号SI进行积分处理，以输出第一积分相位误差S3。
在本发明一范例实施例中，第一积分模组230可包括增益器及积分器。请参考图6B,图6B为本发明一范例实施例中的第一积分模组230的不意图。第一积分模组230包括增益器232及积分器234。增益器232耦接相位检测器210，用以将校正信号SI乘以第一增益K1，以输出相位误差Sao积分器234耦接增益器232，用以对相位误差Sa进行积分处理，以输出第一积分相位误差S3。
在本发明一范例实施例中，增益器232及积分器234的位置可互换。请参考图6C，图6C为本发明一范例实施例中的第一积分模组230的示意图。积分器234耦接相位检测器210，用以对校正信号SI进行积分处理，以输出积分信号SB。增益器232耦接积分器234，用以将积分信号Sb乘以第一增益Kl,以输出第一积分相位误差S3。
请参考图7A，在本发明一范例实施例中，第二积分模组270具有一积分器272，用以对运算值S4进行积分处理，以输出相位控制信号S5。
请参考图7B，在本发明一范例实施例中，第二积分模组270具有增益器274及积分器272。增益器274耦接运算单元240，用以将运算值S4乘以第二增益K2，以输出增益运算值Sc。积分器272耦接增益器274，用以对增益运算值Sc进行积分处理，以输出相位控制信号S5。
在本发明一范例实施例中，增益器274及积分器272的位置可互换。请参考图7C，图7C为本发明一范例实施例中的第二积分模组270的示意图。积分器272耦接运算单元240，用以对运算值S4进行积分处理，以输出积分信号SD。增益器274耦接积分器272，用以将积分信号Sd乘以第二增益K2，以输出相位控制信号S5。
请参考图8A，在本发明一范例实施例中，第三积分模组250具有一积分器254，用以对第一积分相位误差S3进行积分处理，以输出频率控制信号S6。
在本发明一范例实施例中，第三积分模组250可包括增益器及积分器。请参考图SB,图SB为本发明一范例实施例中的第三积分模组250的示意图。第三积分模组250可包括增益器252及积分器254。增益器252耦接第一积分模组230，用以将第一积分相位误差S3乘以第三增益K3，以输出第二积分相位误差SE。积分器254耦接增益器252用以对第二积分相位误差Se进行积分处理，以输出频率控制信号S6。
在本发明一范例实施例中，增益器252及积分器254的位置可互换。请参考图SC，图8C为本发明一范例实施例中的第三积分模组250的示意图。积分器254耦接第一积分模组230，用以对第一积分相位误差S3进行积分处理，以输出积分信号SF。增益器252耦接积分器254，用以将积分信号Sf乘以第三增益K3，以输出频率控制信号S6。
在本发明的一范例实施例中，振荡电路260产生单一个参考时脉Ckef,而相位转换器280依据相位控制信号S5调整参考时脉Ckef的频率，以产生输出数据恢复时脉CDR_CLK。
此外，在本发明一范例实施例中，振荡电路260可产生多个参考时脉。请参考图9和图10。图9显示本发明一范例实施例的时脉数据恢复电路的振荡电路及相位转换器的示意图。图10为图9中多个参考时脉的时序图。振荡电路260依据频率控制信号S6产生多个参考时脉Ckef(O) Ckef (N)。参考时脉Ckef(O) Ckef (N)具有相同频率，但彼此的相位并不相同。如图10所示，参考时脉Ckef(O)与Ckef⑴之间的相位差为Θ i，参考时脉Ckef(O)与Ckef(2)之间的相位差为θ2，参考时脉Ckef(O)与Ckef(N)之间的相位差为ΘΝ。
在本发明一范例实施例中，相位转换器280为一相位选择器(phase selector),用以依据相位控制信号S5，自参考时脉Ckef(O) Ckef(N)中选出一参考时脉作为数据恢复时脉 CDR_CLK。
在本发明一范例实施例中，相位转换器280为一相位内插器(phaseinterpolator),用以依据相位控制信号S5,对参考时脉Ckef(O) Ckef(N)进行相位内插处理，以输出数据恢复时脉⑶R_CLK。当相位转换器280对参考时脉Ckef(O) Ckef(N)进行相位内插处理时，其可先选出参考时脉Ckef(O) Ckef(N)中任两个参考时脉，再依据所选出的两个参考时脉，产生数据恢复时脉CDR_CLK，而所产生的数据恢复时脉CDR_CLK其相位会介于所选出的两个参考时脉的相位之间。
请参考图11，在本发明一范例实施例中，时脉数据恢复电路还具有除频器290，用以对参考时脉Ckef进行除频，而产生频率小于参考时脉Ckef的频率的系统时脉SYS_CLK，而系统时脉SYS_CLK可用于时脉数据恢复电路200所在电子装置中的其他电子元件，以使该些电子元件依据系统时脉SYS_CLK进行操作。必须了解的，在上述振荡电路260产生多个参考时脉的实施例中，除频器290可择一地对参考时脉Ckef(O) Ckef (N)进行除频，以产生系统时脉SYS_CLK。
请参考图12,图12显示本发明一范例实施例的时脉数据恢复电路1200的架构示意图。时脉数据恢复电路1200具有相位锁定模组302及频率锁定模组204。在此一范例实施例中，频率锁定模组204的第一积分模组230是以图6A的方式实施，而频率锁定模组204的第三积分模组250是以图8A的方式实施。在本范例实施例中，可藉由调整预设比例Kp来限定相位锁定模组202的频宽。一般而言，相位锁定模组202的频宽介于1.5MHz和5.0MHz之间。举例来说，倘若时脉数据恢复电路200符合USB 3.0的规格，则可藉由调整预设比例Kp来限定相位锁定模组202的频宽为5MHz。如此一来，藉由相位锁定模组202即可滤除输入数据串流IN_DATA中的高频杂讯，并利于追踪数据恢复时脉OTR_CLK的中低频(middle-to-low frequency)部分的相位变化。此外,在本发明一范例实施例中，增益器220为可程式化增益器，可藉由传送控制信号至增益器220的方式调整预设比例Kp。
此外,第一增益Kl及第三增益K3亦可被调整。其中，第三增益K3的大小可用以决定参考时脉Ckef的频率被调整时的速率。详言之，在本发明的范例实施例中，当第三增益K3越大时，参考时脉Ckef的频率变化会越快。反之，当第三增益K3越小时，参考时脉Ckef的频率变化会越慢。此外，频率锁定模组204的频宽可设定为比相位锁定模组202还小的频宽，以滤除输入数据串流IN_DATA中高频的颤动杂讯(jitter noise)，并避免干扰相位锁定模组202所进行的相位锁定动作。在本发明一范例实施例中，频率锁定模组204的频宽设定在IKHz至IOOKMz之间，而相位锁定模组202的频宽设定在1.5MHz至5.0MHz之间。
相位检测器210除了比较输入数据串流IN_DATA的相位及数据恢复时脉⑶R_CLK的相位之外,还可依据数据恢复时脉OTR_CLK取样输入数据串流IN_DATA，以产生数据恢复串流CDR_DATA。其中，数据恢复串流CDR_DATA包含有所要接收的数据。在本发明一范例实施例中，时脉数据恢复电路200的后端电路可藉由数据恢复时脉CDR_CLK读取数据恢复串流CDR_DATA的数据。
综上所述，本发明的时脉数据恢复电路，其可藉由所接收到的输入数据串流，产生所需的参考时脉，而可不需使用到外部的晶体振荡器。故此，可节省时脉数据恢复电路的制造成本。此外，因不需留置额外的布局空间给外部的晶体振荡器，故可缩小时脉数据恢复电路的尺寸。
虽然本发明已以实施例揭示如上，但其并非用以限定本发明，任何所属技术领域中的技术人员，在不脱离本发明的精神和范围内，当可作适当的改动和同等替换，故本发明的保护范围应当以本申请权利要求所界定的范围为准。
权利要求
1.一种时脉数据恢复电路，其特征在于，包括: 一相位检测器，用以比较一输入数据串流的相位及一数据恢复时脉的相位，以输出一校正信号； 一第一积分模组，I禹接该相位检测器，用以将该校正信号进行积分处理，以输出一第一积分相位误差； 一运算单元，耦接该第一积分模组，用以基于该第一积分相位误差及该校正信号进行运算以得到一运算值； 一第二积分模组，耦接该运算单元，用以对该运算值进行积分处理，以输出一相位控制信号； 一第三积分模组，耦接该第一积分模组，用以将该第一积分相位误差进行积分处理，以输出一频率控制信号； 一振荡电路，耦接该第三积分模组，用以依据该频率控制信号，产生至少一参考时脉；以及 一相位转换器，耦接该振荡电路、该第二积分模组及该相位检测器，用以依据该相位控制信号及该参考时脉，输出该数据恢复时脉至该相位检测器。
2.根据权利要求1所述的时脉数据恢复电路，还包括一增益器，耦接该相位检测器及该运算单元之间，用以将该校正信号乘以一预设比例，以输出该预设比例的该校正信号至该运算单元。
3.根据权利要求1所述的时脉数据恢复电路，其中该第一积分模组、该第二积分模组及该第三积分模组中的至少一积分模组包括一增益器及一积分器，分别用以对该至少一积分模组的输入进行增益及积分处理。
4.根据权利要求1所述的时脉数据恢复电路，其中该第一积分模组、该第二积分模组及该第三积分模组中 的至少一积分模组包括一积分器，用以对该至少一积分模组的输入进行积分处理。
5.根据权利要求1所述的时脉数据恢复电路，还包括一除频器，耦接该振荡电路，用以对该参考时脉进行除频，以产生一系统时脉。
6.根据权利要求1所述的时脉数据恢复电路，其中该相位检测器依据该数据恢复时脉，取样该输入数据串流，以输出一数据恢复串流。
7.根据权利要求1所述的时脉数据恢复电路，其中该输入数据串流为序列数据串流。
8.根据权利要求1所述的时脉数据恢复电路，其中该振荡电路依据该频率控制信号产生具有相同频率及不同相位的多个参考时脉，而该相位转换器为一相位选择器，用以依据该相位控制信号，自该些参考时脉中选出该数据恢复时脉。
9.根据权利要求1所述的时脉数据恢复电路，其中该振荡电路依据该频率控制信号产生具有相同频率及不同相位的多个参考时脉，而该相位转换器为一相位内插器，用以依据该相位控制信号，对该些参考时脉进行相位内插处理，以输出该数据恢复时脉。
10.一种时脉数据恢复电路，其特征在于，包括: 一相位检测器，用以比较一输入数据串流的相位及一数据恢复时脉的相位，以输出一校正信号； 一第一积分模组，1禹接该相位检测器，用以将该校正信号进行积分处理，以输出一第一积分相位误差； 一运算单元，耦接该第一积分模组，用以基于该第一积分相位误差及该校正信号进行运算以得到一运算值； 一第二积分模组，耦接该运算单元，用以对该运算值进行积分处理，以输出一相位控制信号; 一振荡电路，耦接该第二积分模组，用以依据该第一积分相位误差，产生至少一参考时脉；以及 一相位转换器，耦接该振荡电路、该第二积分模组及该相位检测器，用以依据该相位控制信号及该参考时脉，输出该数据恢复时脉至该相位检测器。
11.根据权利要求10所述的时脉数据恢复电路，还包括一增益器，耦接该相位检测器及该运算单元之间，用以将该校正信号乘以一预设比例，以输出该预设比例的该校正信号至该运算单元。
12.根据权利要求10所述的时脉数据恢复电路，其中该第一积分模组及该第二积分模组中的至少一积分模组包括 一增益器及一积分器，分别用以对该至少一积分模组的输入进行增益及积分处理。
13.根据权利要求10所述的时脉数据恢复电路，其中该第一积分模组及该第二积分模组中的至少一积分模组包括一积分器，用以对该至少一积分模组的输入进行积分处理。
14.根据权利要求10所述的时脉数据恢复电路，还包括一除频器，耦接该振荡电路，用以对该参考时脉进行除频，以产生一系统时脉。
15.根据权利要求10所述的时脉数据恢复电路，其中该相位检测器依据该数据恢复时脉，取样该输入数据串流，以输出一数据恢复串流。
16.根据权利要求10所述的时脉数据恢复电路，其中该输入数据串流为序列数据串流。
17.根据权利要求10所述的时脉数据恢复电路，其中该振荡电路依据该第一积分相位误差产生具有相同频率及不同相位的多个参考时脉，而该相位转换器为一相位选择器，用以依据该相位控制信号，自该些参考时脉中选出该数据恢复时脉。
18.根据权利要求10所述的时脉数据恢复电路，其中该振荡电路依据该第一积分相位误差产生具有相同频率及不同相位的多个参考时脉，而该相位转换器为一相位内插器，用以依据该相位控制信号，对该些参考时脉进行相位内插处理，以输出该数据恢复时脉。
全文摘要
本发明涉及一种时脉数据恢复电路，其具有相位锁定模组及频率锁定模组。相位锁定模组的相位检测器比较输入数据串流的相位及数据恢复时脉的相位，以输出校正信号。频率锁定模组对校正信号进行一次积分处理及两次积分处理以输出第一积分相位误差及频率控制信号。相位锁定模组依据第一积分相位误差及校正信号，产生相位控制信号。频率锁定模组的振荡电路依据频率控制信号，产生至少一参考时脉。相位锁定模组的相位转换器依据相位控制信号及参考时脉，输出数据恢复时脉至相位检测器。
文档编号H03K5/13GK103107796SQ201110352019
公开日2013年5月15日 申请日期2011年11月9日 优先权日2011年11月9日
发明者陈安忠 申请人:群联电子股份有限公司