专利名称：一种高频段滤波器的制作方法
技术领域：
本发明涉及一种高频段滤波器。
背景技术：
跳频技术是一种具有高抗干扰性、高抗截获能力的扩频技术。当今电磁环境日趋密集、复杂，对通信机的抗干扰能力提出更高的要求。数字调谐跳频滤波器就是针对新一代军用通信机研制的抗干扰的通信关键部件。一般小功率数字调谐跳频滤波器置于接收机和发射机的前端(大功率数字调谐跳频滤波器置于发射机的功放后级)，用于信道分割，防阻塞和抑制不需要的信号。随着科技的进步，现代化的军事国防建设，现有调谐跳频滤波器的频段范围难以满足实际需要，工作在特高频段时，信号不稳定性，杂波干扰大。所以研制具有更高频段范围的数字调谐跳频滤波器有必要且意义重大。
发明内容
本发明提供一种高频段数字调谐跳频滤波器，其频段可高达1100MHz，具有良好的稳定性和抗杂波干扰能力。本发明提供的一种高频段滤波器，在导热壳体中设置有数字控制电路和射频模拟电路；所述射频模拟电路包括两个谐振模块、耦合电感器、PIN 二极管谐振电容阵列，每个所述谐振模块由匹配电感器、谐振电感器组成，两个对称的谐振模块之间通过所述耦合电感器连接，两个所述谐振模块分别与所述PIN 二极管谐振电容阵列、数字板开关驱动电路、 数字板存储控制电路依次电连接；射频模拟电路板采用层叠积压方式制作成四层结构，按照从上至下的顺序，其中第一、第二层用环氧树脂的材料制作，其介电常数大，第三、第四层采用聚四氟乙烯材料制作，其介电常数小。进一步，所述高频段滤波器工作在1000 1100MHz频段范围，因为要达到这样特高频段，就要克服很多高频电磁干扰、突然串扰和信号不稳定的技术问题，现有技术中同类型的产品都没有克服这些难题。本发明申请人通过大量创造性实验和技术攻关，在制作工艺和电路板层的布局，以及电路板每层的材料上进行了技术突破。研究得到的最好数据是所述射频模拟电路板第一、第二层的介电常数为4. 5 4. 7 ；所述射频模拟电路板第三、第四层的介电常数为2. 5 3.0。进一步，所述匹配电感器采用空芯线圈绕制，其用线直径为0.5mm-0. 6mm，所绕线圈直径为3mm-4mm。进一步，两个所述谐振电感器共用一个低损耗铁粉芯磁环绕制而成，所用线径为 0. 27mm-0. 40mm。进一步，所述耦合电感器用线径为0. 2mm-0. 3mm、长度为8mm-15mm的漆包线制作而成。本发明的高频段滤波器，其频段可高达1100MHz，不同于常规的高频滤波器，具有良好的稳定性和抗杂波干扰能力。所述高频段滤波器的3DB相对带宽保持在信号总频率的
38%以下，插入损耗低，中心频率士 10%带外衰减大于17DB。为实现上述特高频优异性能， 所述射频模拟电路板采用层叠积压方式制作成四层结构，其中第一、第二层用环氧树脂的材料制作，第三、第四层采用聚四氟乙烯材料制作。这些特殊的结构层关系和制作方法不同于常规的设计，真正实现电路板轻薄、抗折强度高，集成电路布局紧凑，又将干扰影响降到最小。为了配合更好实现所述特高频优异性能，所述射频模拟部分的匹配电感器、谐振电感器、耦合电感器必需采用特殊制作材料和尺寸，精心调制，达到统一的电路参数的匹配。
图1是本发明实施例提供的特高频段滤波器结构示意方框图。图2是现有实施例提供的高压驱动电路图。图3是现有实施例提供存储控制部分的电路图。
具体实施例方式图1是本发明实施例提供的高频段滤波器结构示意方框图，在导热壳体中设置有数字控制电路和射频模拟电路；所述射频模拟电路包括两个谐振模块、耦合电感器、PIN 二极管谐振电容阵列，每个所述谐振模块由匹配电感器、谐振电感器组成，两个对称的谐振模块之间通过所述耦合电感器连接，两个所述谐振模块分别与所述PIN 二极管谐振电容阵列、数字板开关驱动电路、数字板存储控制电路依次电连接；射频模拟电路板采用层叠积压方式制作成四层结构，按照从上至下的顺序，其中第一、第二层用环氧树脂的材料制作，其介电常数大，第三、第四层采用聚四氟乙烯材料制作，其介电常数小。所述数字板存储控制电路调用存储器中数据，控制数字板开关驱动电路输出高低电平，使PIN二极管处于导通或截止状态，从而控制谐振电容是否参与谐振。所述数字控制部分的电路低压采用+2. 7 +5V供电，高压采用+85 +100V供电。在选用PIN 二极管时，要考虑其结电容，应尽量选择结电容很小的PIN 二极管。两个所述谐振模块采用耦合电感器连接；两个匹配电感器作为经耦合电感器连接的两个谐振电感器的输入、输出端，分别与谐振电感器中间抽头输入端、输出端电连接；两个谐振电感器一端与外壳底座电连接，另一端与PIN 二极管开关谐振电容阵列电连接组成主谐振电路。所述PIN二极管开关谐振电容阵列中的谐振电容和旁路电容其容值应比现有频段电容的容值更小，以便能达到本发明实施例所要求的频点。所述本发明实施例所用的射频模拟电路板采用四层结构设计，第一、第二层用环氧树脂的材料制作，其介电常数为4. 5 4. 7，比如为4. 6，此种设计有利于低端频段的扩展；第三、第四层采用聚四氟乙烯材料制作，其介电常数为2. 5 3. 0，此种设计有利于高端频段的扩展，为本发明实施例达到1100MHz奠定了基础。所述四层结构采用层叠积压方式制作而成。所述匹配电感器采用空芯线圈绕制，由于实际制作出来的空芯线圈并不是理想电感器(所谓理想电感器是指只具有电感参数而不包含其他任何参数的线圈)，线圈各线匝之间存在着分布电容且线圈导线具有分布电阻，在所述特高频段下，线匝间的电容、集肤效应导致导线电阻增加而造成Q值降低、与线圈长度有关的信号延时等因素都必须予以考虑，为了使线圈能在所述特高频段下使用，就要尽量减小这些分布参量，线圈尺寸就要尽量做到小一些，所用的绕线也应尽可能细一些。综合考虑以上因素，本发明实施例所用绕线直径为0. 5mm-0. 6mm，所绕线圈直径为3mm-4mm。所述谐振电感器用低损耗铁粉芯磁环绕制，所选磁环其谐振频点应能达到所述特高频段的频点(即1100MHz)，本发明实施例所用磁环型号为D-25-0;为达到本发明实施例指标要求，经多次试验后，所述本发明实施例的两个谐振电感器应共用一磁芯绕制，所用线径为 0. 27mm-0. 40mm。所述耦合电感器制作时既要考虑与谐振电感器的匹配，又要顾及滤波器的其他指标，例如带宽、矩形系数等，综合以上本发明实施例的耦合电感器用线径为0. 2mm-0. 3mm、长度为8mm-15mm左右的漆包线制作而成。图2是本发明实施例提供的数字板开关驱动电路，当Dl为高电平时，APl输出为 0V,当Dl为低电平时，APl输出为高压。图3中描述了存储控制部分的电路，通信机主控板发送频率地址控制码给数字调谐跳频滤波器接口 CONl 1，调用存储器中的数据。存储器就在IO 口 DO D9端输出高低不同电平，控制图2中的数字板开关驱动电路工作在不同的状态，实现跳频开关控制。本发明的高频段滤波器，其频段可高达1100MHz，不同于常规的高频滤波器，为实现所述特高频，所述射频模拟部分的匹配电感器、谐振电感器、耦合电感器必需采用特殊制作材料和尺寸。其各个元器件的设计和匹配组合使用，都通过上千次的综合调试安装，才能具有良好的稳定性和抗杂波干扰能力。所述高频段滤波器的3DB相对带宽保持在信号总频率的8%以下，插入损耗低，中心频率士 10%带外衰减大于17DB。以上所述是发明实施例的优选方式而已，当然不能以此来限定本发明之权利范围，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和变动，这些改进和变动也视为本发明的保护范围。
权利要求
1.一种高频段滤波器，其特征是，在导热壳体中设置有数字控制电路和射频模拟电路； 所述射频模拟电路包括两个谐振模块、耦合电感器、PIN 二极管谐振电容阵列，每个所述谐振模块由匹配电感器、谐振电感器组成，两个对称的谐振模块之间通过所述耦合电感器连接，两个所述谐振模块分别与所述PIN 二极管谐振电容阵列、数字板开关驱动电路、数字板存储控制电路依次电连接；射频模拟电路板采用层叠积压方式制作成四层结构，按照从上至下的顺序，其中第一、第二层用环氧树脂的材料制作，其介电常数大，第三、第四层采用聚四氟乙烯材料制作，其介电常数小。
2.根据权利要求1所述一种高频段滤波器，其特征是，所述高频段滤波器工作在 1000 1100MHz频段范围，所述射频模拟电路板第一、第二层的介电常数为4. 5 4. 7 ；所述射频模拟电路板第三、第四层的介电常数为2. 5 3. 0。
3.根据权利要求1所述一种高频段滤波器，其特征是，所述匹配电感器采用空芯线圈绕制，其用线直径为0. 5mm-0. 6mm，所绕线圈直径为3mm-4mm。
4.根据权利要求1所述一种高频段滤波器，其特征是，两个所述谐振电感器共用一个低损耗铁粉芯磁环绕制而成，所用线径为0. 27mm-0. 40mm。
5.根据权利要求1所述一种高频段滤波器，其特征是，所述耦合电感器用线径为 0. 2mm-0. 3mm、长度为8mm-15mm的漆包线制作而成。
全文摘要
本发明公开了一种高频段滤波器，在导热壳体中设置有数字控制电路和射频模拟电路；所述射频模拟电路包括2个谐振模块、耦合电感器、PIN二极管谐振电容阵列，每个所述谐振模块由匹配电感器、谐振电感器组成，两个对称的谐振模块之间通过耦合电感器连接，两个所述谐振模块与所述PIN二极管谐振电容阵列、数字板开关驱动电路、数字板存储控制电路依次电连接；所述射频模拟电路板采用层叠积压方式制作的四层结构设计，其中第一、第二层用环氧树脂的材料制作，其介电常数大，第三、第四层采用聚四氟乙烯材料制作，其介电常数小。本发明产品的频段可高达1100MHz，具有良好的稳定性和抗杂波干扰能力。
文档编号H03H9/46GK102361436SQ20111035357
公开日2012年2月22日 申请日期2011年11月9日 优先权日2011年11月9日
发明者江少达 申请人:广东圣大电子有限公司