专利名称：欠压锁存电路的制作方法
技术领域：
本实用新型涉及一种欠压锁存电路。
背景技术：
在PC及便携式电子设备中，一般都具有中央处理芯片、存储装置及外围电路，外接电源突然断电或电池电压降低，都会影响到正在处理的工作或数据，因此在电压出现欠压的时候需要对电压进行锁存。现有的欠压锁存电路结构复杂，自身功耗较大，不利于在便携式电子产品的应用。
实用新型内容本实用新型的发明目的在于针对上述存在的问题，提供一种欠压锁存电路。 本实用新型采用的技术方案是这样的一种欠压锁存电路，所述电路包括欠压锁存电压信号输出端，还包括三只PNP晶体管、三只NPN晶体管、肖特基势垒二极管以及由电容和电阻并联构成的RC电路。所述肖特基势垒二极管的阳极接地，阴极连接至第一 PMOS晶体管的栅极、第二PMOS晶体管的栅极、第一 NMOS晶体管的栅极和第二 NMOS晶体管的栅极，该阴极还通过RC电路连接至电压源；欠压锁存电压信号输出端连接至第二PMOS晶体管的漏极、第一NMOS晶体管的漏极、第三POS晶体管的栅极和第三NMOS晶体管的栅极；所述第一 PMOS晶体管的源极连接至电压源，漏极连接至第二PMOS晶体管的源极和第三PMOS晶体管的源极；所述第二NMOS晶体管的源极接地，漏极连接至第一 NMOS晶体管的源极和第三NMOS晶体管的源极；所述第三PMOS晶体管的漏极接地；所述第三NMOS晶体管的漏极连接至电压源。在本实用新型上述电路中，所述第一 PMOS晶体管、第二 PMOS晶体管和第三PMOS晶体管为参数完全相同的PMOS晶体管。在本实用新型上述电路中，所述第一 NMOS晶体管、第二 NMOS晶体管和第三NMOS晶体管为参数完全相同的NMOS晶体管。综上所述，由于采用了上述技术方案，本实用新型的有益效果是电路结构简单，节省成本，自身功耗低。
图I是本实用新型欠压锁存电路的电路原理图。
具体实施方式
以下结合附图，对本实用新型作详细的说明。为了使本实用新型的目的、技术方案及优点更加清楚明白，
以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。[0012]如图I所示，是本实用新型欠压锁存电路的电路原理图。本实用新型的一种欠压锁存电路，该电路包括欠压锁存电压信号输出端Vout，还包括三只PNP晶体管Pl P3、三只NPN晶体管NI N3、肖特基势垒二极管Zl以及由电容Cl和电阻Rl并联构成的RC电路。
以下结合附图I对本实用新型上述的各电子元器件间的连接关系做详细说明所述肖特基势垒二极管Zl的阳极接地GND，阴极连接至第一PMOS晶体管Pl的栅极、第二PMOS晶体管P2的栅极、第一 NMOS晶体管NI的栅极和第二 NMOS晶体管N2的栅极，该阴极还通过RC电路连接至电压源VDD ;欠压锁存电压信号输出端Vout连接至第二 PMOS晶体管P2的漏极、第一 NMOS晶体管NI的漏极、第三POS晶体管P3的栅极和第三NMOS晶体管N3的栅极；所述第一 PMOS晶体管Pl的源极连接至电压源VDD，漏极连接至第二 PMOS晶体管P2的源极和第三PMOS晶体管P3的源极；所述第二 NMOS晶体管N2的源极接地GND，漏极连接至 第一 NMOS晶体管NI的源极和第三NMOS晶体管N3的源极；所述第三PMOS晶体管P3的漏极接地GND ;所述第三NMOS晶体管N3的漏极连接至电压源VDD。在本实用新型上述电路中，所述第一 PMOS晶体管P1、第二 PMOS晶体管P2和第三PMOS晶体管P3为参数完全相同的PMOS晶体管。在本实用新型上述电路中，所述第一 NMOS晶体管NI、第二 NMOS晶体管N2和第三NMOS晶体管N3为参数完全相同的NMOS晶体管。以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。
权利要求1.一种欠压锁存电路，包括欠压锁存电压信号输出端(Vout)，其特征在于，还包括三只PNP晶体管(Pl P3)、三只NPN晶体管(NI N3)、肖特基势垒二极管(Zl)以及由电容(Cl)和电阻(Rl)并联构成的RC电路； 所述肖特基势垒二极管(Zl)的阳极接地(GND)，阴极连接至第一 PMOS晶体管(Pl)的栅极、第二 PMOS晶体管(P2)的栅极、第一 NMOS晶体管(NI)的栅极和第二 NMOS晶体管(N2)的栅极，该阴极还通过RC电路连接至电压源(VDD);欠压锁存电压信号输出端(Vout)连接至第二 PMOS晶体管(P2)的漏极、第一 NMOS晶体管(NI)的漏极、第三POS晶体管(P3)的栅极和第三NMOS晶体管(N3)的栅极；所述第一PMOS晶体管(Pl)的源极连接至电压源(VDD)，漏极连接至第二 PMOS晶体管(P2)的源极和第三PMOS晶体管(P3)的源极；所述第二 NMOS晶体管(N2)的源极接地(GND)，漏极连接至第一 NMOS晶体管(NI)的源极和第三NMOS晶体管(N3)的源极；所述第三PMOS晶体管(P3)的漏极接地(GND);所述第三NMOS晶体管(N3)的漏极连接至电压源(VDD)。
2.根据权利要求I所述的欠压锁存电路，其特征在于，所述第一PMOS晶体管(P1)、第二 PMOS晶体管(P2)和第三PMOS晶体管(P3)为参数完全相同的PMOS晶体管。
3.根据权利要求I所述的欠压锁存电路，其特征在于，所述第一NMOS晶体管(NI)、第二 NMOS晶体管(N2)和第三NMOS晶体管(N3)为参数完全相同的NMOS晶体管。
专利摘要本实用新型公开了一种欠压锁存电路。该电路的肖特基势垒二极管的阳极接地，阴极接第一PMOS晶体管的栅极、第二PMOS晶体管的栅极、第一NMOS晶体管的栅极和第二NMOS晶体管的栅极并通过RC电路接电压源；欠压锁存电压信号输出端接第二PMOS晶体管的漏极、第一NMOS晶体管的漏极、第三POS晶体管的栅极和第三NMOS晶体管的栅极；第一PMOS晶体管的源极接电压源，漏极接第二PMOS晶体管的源极和第三PMOS晶体管的源极；第二NMOS晶体管的源极接地，漏极接第一NMOS晶体管的源极和第三NMOS晶体管的源极；第三PMOS晶体管的漏极接地；第三NMOS晶体管的漏极接电压源。结构简单，节省成本，功耗低。
文档编号H03K3/013GK202798616SQ201220485348
公开日2013年3月13日 申请日期2012年9月21日 优先权日2012年9月21日
发明者王晓娟, 王纪云, 周晓东 申请人:郑州单点科技软件有限公司