用于调谐振荡器频率的系统和方法与流程

如在本领域中已知的，各种电子装置依靠振荡器供应由电子装置的其它部件利用的时钟信号。在本文中振荡器可被称为“外部的”或“内部的”。外部振荡器利用例如依靠由外部振荡器生成的时钟信号的处理器或微控制器外部的板载晶体振荡器。外部振荡器是相当准确的，然而，它们在成本和板面积两者的角度更昂贵。特别地，存在需要相当准确的精确时钟信号但不需要或不可容忍外部晶体振荡器的成本的许多应用。

内部振荡器，诸如张弛振荡器集成到处理器或微控制器，并且依靠在反馈回路中连接的储能元件(诸如电容器)和非线性开关装置(例如，锁存器或比较器)。开关装置周期性地将存储在存储元件中的能量充电和放电，因此使得输出波形改变。内部振荡器通常是便宜的；不幸的是，内部振荡器是相当不准确的。通常的误差源由可以具有可变的延迟和/或偏移的比较器引入。校正延迟或偏移中的一个经常对另一个有负面影响。

附图说明

为详述各示例，现将参考附图，其中：

图1示出现有技术的张弛振荡器；

图2示出根据各示例的用于调谐振荡器频率的系统的示例性电路实施方式；

图3a和图3b示出根据各示例的从参考电压充电到比较电压(潜在地包括电压偏移)，和从互补参考电压放电到同一比较电压的示例性电压波形；以及

图4示出根据各示例的在用于调谐振荡器频率的示例性系统内的各节点的电压波形；

图5示出根据各示例的用于调谐振荡器频率的系统的框图；

图6示出根据各示例的示例性振荡器的电路图；以及

图7示出根据各示例的方法的流程图。

具体实施方式

某些术语贯穿以下描述和权利要求被用于指代特定系统部件。本领域技术人员应认识到，不同公司可能以不同名称指代部件。本文件不旨在区分名称不同但功能相同的部件。在下面论述和权利要求中，术语“包括”和“包含”以开放方式使用，并因此应解释成意为“包括但不限于...”。同样，术语“耦合”或“耦接”旨在意为间接或直接的有线或无线连接。因此，如果第一装置耦合到第二装置，该连接可以是通过直接连接或通过经由其它装置和连接的间接连接。

图1示出传统的张弛振荡器，其包含若干不足。首先，由于过程、电压和温度(PVT)变化效应，因此比较器的延迟和偏移导致对振荡器的频率准确性的显著影响。尽管可通过选择特定电阻器和电容器(RC)值来修整振荡器，但电压和温度变化仍影响比较器延迟或偏移，因此使准确性显著恶化。进一步地，普遍用开关修整R或C值，这使得难以用足够准确性修整电路(例如，因为开关自身的寄生分量，其随着电压和温度进一步变化)。因此，传统修整途径引入显著的额外供电和温度依赖性。传统的振荡器的这些不足导致不能用内部振荡器实现高准确性，例如在其中不容许外部晶体振荡器的成本的情况中。

为了解决这些和其它问题，本公开的示例涉及用于调谐振荡器频率的系统和方法。所公开的示例产生生成具有+/-0.25％或更优的频率准确性的时钟信号的内部振荡器。具体地，校准逻辑起杠杆作用以监测经修整的校准电路的输出，并基于该输出控制振荡器的接通时间和断开时间。经修整的校准电路的输出可由例如比较器生成，并且可能基于该输出预测频率误差，并因此对振荡器应用校正因数。

图2示出示例性系统400，其对可针对给定的频率准确度需求而容忍更大比较器偏移的事实起杠杆作用，其中利用时钟周期而不是占空比，这将在下面进一步详细解释。图2所示的结构应理解为示例性的，并且本领域技术人员可利用不同的特定电路元件、替换件等实施各种功能。例如，经修整的延迟元件306被显示为包括由校准逻辑312控制的各种开关，以控制经修整的延迟元件306的RC电路的充电和放电周期的操作。进一步地，振荡器314被显示为利用互补振荡器，其中一个振荡器414a(用于讨论目的的“左”振荡器)控制由振荡器314生成的时钟信号320的接通时间，并且另一振荡器414b(用于讨论目的的“右”振荡器)控制由振荡器314生成的时钟信号320的断开时间。振荡器414a和414b可相对廉价地生产，并因此可在解决比较器偏移和其它不准确性的本公开的示例中被有利地采用，这将在下面进一步详述。两个振荡器414a和414b以它们一起创建一个最终振荡器输出320的方式连接，其中由振荡器414a和414b分别单独控制“接通”和“断开”时间。

组合的输出时钟320具有与和RC网络306相关联的节点406的充电时间成比例直到Vdd/2的“断开”相位，以及与和RC网络306相关联的节点406的放电时间成比例直到Vdd/2的“接通”相位。因此，输出调谐时钟320的周期由时钟320的“接通”和“断开”时间之和给出。在下文中将进一步详细解释的图3a所示的波形220说明了该概念；即，t1对应于充电时间并且t2对应于放电时间，其中时钟周期由t1+t1给出。

在讨论示例系统400中，左和右振荡器414的节点402和404以及经修整的延迟元件306的节点406和时钟信号320分别具有特定的重要性。这些节点402、404、320和406的随时间推移的电压波形在图4中示出。振荡器414中的每个包括RC电路416和开关418以重置电路输出402。进一步地，参考图4所示的波形，其表示依据时间的示例系统400的各节点的电压。

转到图3a，示出依据时间的在RC电路306的节点406的电压的图表220。为了讨论图表220的目的，为了简化假设参考电压308为Vdd/2。图表220示出其中不存在比较器304偏移的理想状况，并因此比较器304在参考电压308(Vdd/2)触发。结果，其中经修整的RC电路306将节点406从接地充电到参考电压308(Vdd/2)的时间周期t1等于其中RC电路306将节点406从供电电压(Vdd)放电到参考电压308(Vdd/2)的时间周期t2。也就是说，在t1中充电得到的电压等于在t2中从其放电的电压。

图2b示出图表230，其中比较器304包括由Vos给出的偏移。电压偏移Vos的结果是比较器304在Vdd/2+Vos而不是在Vdd/2处触发。也就是，RC电路306被修整的参考电压308不是比较器304实际触发时所处的电压。如上解释的，比较器304偏移可在操作期间通过温度或供电电压的改变而被进一步更改。由于比较器304触发所处的电压(即，Vdd/2+Vos)升高，因此其中RC电路306将节点406从接地充电到比较器触发电压(Vdd/2+Vos)的时间周期t3增大，并且其中RC电路306将节点406从供电电压(Vdd)放电到比较器触发电压(Vdd/2+Vos)的时间周期t4减小。也就是，由于比较器304偏移(Vos)，因此比较器304在放电期间比其在充电期间更早触发。

提供以下方程以进一步解释系统400中可容忍的频率误差的概念，并标明本公开的示例可如何起杠杆作用以减小频率误差至可接受水平。大体参考上述图2、图3a和图3b。首先，假设RC电路306在时间t1中从接地充电至电压V1(例如，等于Vdd/2)并在时间t2中从Vdd放电至V1，如图3a中所示，以下方程表示V1、Vdd、t1、t2和RC电路206的RC常数之间的关系。

为了简化和说明，假设V1＝Vdd/2，上面方程可重写为：

因此，如上所述，在其中不存在比较器202偏移的理想情况下，可见t1将等于t2。然而，由于通常存在一些偏移Vos，因此必须考虑此影响。通过重写比率Vos/Vdd＝α(即，无量纲值)，并利用t1和t2的上述方程且将V1替换成Vdd/2+Vos，产生t3和t4的以下方程：

等于t3+t4的总时间ts为在确定频率精确度时考虑的值。即，来自与频率的倒数对应的值的表示一个时钟循环的ts的偏差表示频率的误差。因此，给定t3和t4的上述方程，ts可表述为：

对于0.25％或更低的可容忍精确度，α在上述方程中首先设定为零(即，不存在比较器偏移)，并且方程乘以因数1.0025，其然后被设定为等于没有误差乘数但再引入α的方程，如下：

求解α产生α＝0.029，其对于1.2V的供电电压216(Vdd)产生约35mV的可容忍的比较器304偏移(Vos)。上述的一个方面是时钟周期比占空比更加独立于比较器202偏移。

因此，本公开的示例对尽管偏移Vos的存在可导致t3变得更长且t4变得更短(在正Vos的情况下)，但t3和t4之和保持相对接近t1和t2之和的理想示例的事实起杠杆作用。在上面示例中，为解释方便，Vdd/2被选择为参考电压；然而，选择Vdd/2也表示参考电压308具有对电压偏移Vos存在的最低灵敏度。可以改为利用其它参考电压308，但是具有维持给定频率准确度的对电压偏移Vos的降低的容忍度。进一步地，应认识到充电和放电可以以更线性的方式发生，在此情况下，即便由非常大的偏移导致的误差也可被抵消，因为充电时间的增加将与放电时间的减小直接相关或反之亦然，从而产生与图表220所示的理想情况等价的总时钟周期。

图5示出图2的系统400的更一般的实施方式300。系统300包括耦合到校准逻辑312的经修整的校准电路302。振荡器314提供时钟信号320至校准逻辑312以及系统300的其它部件或耦合到系统300的其它部件。

经修整的校准电路302包括接收作为输入的参考电压308和来自经修整的延迟元件306的输出的比较器304。经修整的延迟元件306的一个示例将返回参考图2进一步详述，该经修整的延迟元件306被设计成包括充电循环和放电循环，它们在特定时间周期中发生并可由校准逻辑312通过控制信号318的方式控制。这些也可称为精确充电循环和精确放电循环。即，当经修整的延迟元件306被启用时，其可以偶尔地执行已知具有某时间周期的精确充电循环，并可偶尔地执行相似地已知具有某时间周期的精确放电循环。经修整的延迟元件306的输出与源电压Vdd存在关系，并且取决于经修整的延迟元件306的目前的操作循环。

比较器304比较经修整的延迟元件306的输出与参考电压308，并生成可以根据经修整的延迟元件306的输出与参考电压308之间的比较结果而为高或低的输出310。校准逻辑312接收输出310，并基于输出310相对于经修整的延迟元件306的特定循环的预期输出，经由控制信号316的方式调整振荡器314的接通时间和断开时间。

有利地，在某些实施例中，经修整的校准电路302或其部分可在执行振荡器314校准之后被断电。随后，例如如果校准逻辑302观察到时钟信号320、温度和/或供电电压的变化，则经修整的校准电路302可被加电并且执行另一回合振荡器314的校准。在一些情况下，可针对时钟信号320、温度和供电电压变化中的一个或多个设置预定阈值，使得在低于改变的特定的预定阈值的情况下，经修整的校准电路302保持断电，而在高于改变的特定的预定阈值的情况下，经修整的校准电路302被加电。

转到经修整的校准电路302、校准逻辑312和振荡器314的功能，图4的波形406表示在该示例中与Vdd/2相比较的至比较器304的输入。在502，校准逻辑312闭合预放电开关，迅速拉动节点406到接地，这提供了从其开始充电的已知位置(例如0V)，以及在从接地开始充电时开始的已知时间周期。校准逻辑312可等待一个或多个循环以给出充裕时间解决在节点406的任何瞬态噪声，此后，校准逻辑312触发精确充电循环504的开始，在此情况下与由节点402的充电表示的左振荡器414a的充电循环对准。

当左振荡器414a的比较器420a触发时，这结束了时钟信号320的断开时间并开始时钟信号320的接通时间。校准逻辑312通过利用时钟信号320作为输入而意识到时钟信号320的改变。因此，此时(即，振荡器314断开时间的末尾)，如果比较器304的输出为高(例如，输入高于Vdd/2)，那么经修整的延迟元件306的精确充电循环已比期望发生了更长时间，指示节点402的充电时间花费过长。在此情况下，校准逻辑312生成反馈以控制或调整RC电路416a或到比较器420a的输入电压，以减小节点402的充电时间。也就是说，校准逻辑312减小振荡器314的断开时间。

类似地，在振荡器314断开时间的末尾，如果比较器304的输出为低(例如，输入低于Vdd/2)，那么经修整的延迟元件306的精确充电循环在节点402的充电时间期间还没有完成，指示节点402的充电时间过快发生。在此情况下，校准逻辑312生成反馈以控制或调整RC电路416a或到比较器420a的输入电压，以增大节点402的充电时间。也就是说，校准逻辑312增大振荡器314的断开时间。

在504开始的精确充电循环完成并因此已经调整了振荡器314的断开时间之后，校准逻辑312在506闭合预充电开关。该预充电循环迅速拉动节点406到供电电压Vdd，这提供了从其开始放电的已知位置(例如1.2V)，以及在放电开始时开始的已知时间周期。校准逻辑312可等待一个或多个循环以给出充裕时间解决在节点406的任何瞬态噪声，此后，校准逻辑312触发精确放电循环508的开始，在此情况下与由节点404的充电表示的右振荡器414b的充电循环对准。

当右振荡器414b的比较器420b触发时，这结束时钟信号320的接通时间并开始时钟信号320的断开时间。校准逻辑312通过利用时钟信号320作为输入而意识到时钟信号320的改变。因此，此时(即，振荡器314接通时间的末尾)，如果比较器304的输出为高，那么经修整的延迟元件306的精确放电循环在节点404的充电时间期间还没有完成，指示节点404的充电时间过快发生。在此情况下，校准逻辑312生成反馈以控制或调整RC电路416b或到比较器420b的输入电压，以增大节点404的充电时间。也就是说，校准逻辑312增大振荡器314的接通时间。

类似地，在振荡器314接通时间的末尾，如果比较器304的输出为低(例如，接地)，那么经修整的延迟元件306的精确放电循环已比期望更大的时间量发生，指示节点404的充电时间进行得过长。在此情况下，校准逻辑312生成反馈以控制或调整RC电路416b或到比较器420b的输入电压，从而减小节点402的充电时间。也就是说，校准逻辑312减小振荡器314的接通时间。

在510和512，预放电和精确充电过程再次开始，并且示例系统400可以以上述方式继续。如本领域技术人员将认识到的，在上述示例中，由于校准逻辑312根据比较器304的输出持续调整节点402和404的充电时间，因此不必达到“稳态”。然而，其它实施例可包括另外的电路以达到稳态，其中校准逻辑312可包括不执行振荡器314的接通和/或断开时间调整的状态。

进一步地，在某些实施例中，经修整的校准电路302或其部分(例如，经修整的延迟元件306)可在执行振荡器314校准之后断电。随后，例如，如果校准逻辑312观察到时钟信号320、温度和/或供电电压的变化，则经修整的校准电路302可被加电并且执行另一回合的振荡器314的校准。在一些情况下，可针对时钟信号320、温度和供电电压变化中的一个或多个设置预定阈值，使得在低于改变的特定的预定阈值的情况下，经修整的校准电路302保持断电，而在高于改变的特定的预定阈值的情况下，经修整的校准电路302被加电。

如上面特别是关于图2、图3a和图3b解释的，可实现相当高度的频率准确度，其中由偏移引入的误差与总时钟周期相关而不是与相对于时钟的理想接通时间或断开时间的每个接通时间或断开时间相关。然而，根据本公开的各示例，经修整的校准电路302从一个参考点(例如，从接地充电到Vdd/2加上一些比较器304偏移Vos)评估振荡器314的断开时间，并从互补参考点(例如，从Vdd放电到Vdd/2加上比较器304偏移Vos)评估振荡器314的接通时间。当然，参考和互补参考的一个示例分别是接地和供电电压。然而，本公开的范围不需要受此限制。例如，在其中系统300接收大于接地的低电压或其中系统300在更大的系统背景中接收低于供电电压的高电压的其它情况下，这些低和高电压可在以下意义上用作参考和互补参考：当从一个充电和从另一个放电时，充电的电压和放电的电压之和约等于互补参考电压和参考电压之间的差，并且具体地，大体上不取决于任何比较器偏移Vos。

虽然为了简便，以下假设使得真实接地和真实供电电压可用。因此，通过从不同但互补的参考点评估接通和断开时间，充电和放电电压之和将总是为供电电压Vdd，无论比较器304偏移Vos如何，并因此时钟信号320的周期保持相对恒定，即使存在变化的比较器304偏移Vos，从而产生高准确度但廉价并低功率的内部振荡器解决方案。进一步地，再次注意到尽管图2用包括两个振荡器414的振荡器314进行说明，每个振荡器414中的一个负责振荡器314的断开和接通时间，但此实施方式不是必需的。实际上，可利用其中相关联的接通和断开时间可变化的单个振荡器。

本公开的示例解释了上面提出的相对于传统内部振荡器的众多优点。例如，传统上需要至少一个精确模拟部件，诸如低偏移比较器。然而，本公开的示例如上所述大大减轻了比较器偏移的影响。进一步地，由所述示例实现的对低偏移比较器的减小的依赖意味着在这些示例中采用的比较器可以是非常低功率的，这进一步减小了所公开的内部振荡器结构的功耗，即使在总是接通的配置中。

为示例性目的，图6示出了用于重复由比较器偏移导致的问题尤其是由本公开的示例解决的其他问题的一个可能的振荡器200结构。振荡器200可相对廉价地生产，并因此可有利地用于解决偏移和其它不准确度的本公开的示例，这将在下面进一步详述。振荡器200包括比较器202，其比较RC电路206的节点204与这里示为V1的参考电压208。尽管比较器202被显示为具有为V1的参考电压208，但V1的值不具有特定相关性，因为RC电路206可在工厂经修整以考虑V1的特定值。与此无关的是，比较器202可具有产生距V1的误差的偏移，从而更改比较器触发所处的电压。振荡器200的剩余部分212创建基于比较器输出而改变的时钟信号214。比较器202的延迟和偏移具有对振荡器200的频率的直接和强烈的影响。这些延迟和偏移误差不仅是过程相关的(其可由一次修整程序校正)，而且具有可如上所述校正的强烈的电压和温度依赖性。

现在转到图7，根据本公开的各示例示出了用于调谐振荡器的方法600。方法600在方框602开始，其中启动经修整的校准电路从参考电压到包括比较器偏移电压的比较器的比较电压的充电循环。在方框604中，方法600继续，其中启动经修整的校准电路从互补参考电压到包括比较器偏移电压的比较器的比较电压的放电循环。

如所述，可实现相当高度的频率准确度，其中由偏移引入的误差与总时钟周期相关而不是与相对于时钟的理想接通时间或断开时间的每个接通时间或断开时间相关。因此，方法600基于一个参考点(例如，从接地充电到Vdd/2加上一些比较器304偏移Vos)对充电时间起杠杆作用，并基于互补参考点(例如，从Vdd放电到Vdd/2加上比较器304偏移Vos)对放电时间起杠杆作用。

方法600在方框606中继续，其中基于比较器的输出控制振荡器的接通时间和断开时间。这引起减小比较器偏移对总的频率(即，接通和断开时间之和的倒数)准确度的影响，因为充电和放电时间之和保持大体不变，其中充电和放电电压之和保持大致恒定，如上面所表明的。

上面论述意在说明本发明的原理和各示例。一旦完全了解上述公开，众多变化和修改将对本领域技术人员是显然的。本发明意图将所附权利要求解释为涵盖所有此类变化和修改。