电阻式存储器器件及其形成方法与流程

1.本发明的实施例涉及半导体技术领域，更具体地，涉及电阻式存储器器件及其形成方法。


背景技术：

2.电阻式存储器器件使用可以提供至少两种电阻状态的存储器元件，从而提供不同的电阻水平。新兴的电阻式存储器器件技术的一个示例是电阻式随机存取存储器(rram或reram)。reram器件是一种非易失性存储器器件，它通过改变固态介电材料的电阻来操作。其他使用类似电阻式切换原理的新兴非易失性存储器技术包括相变存储器(pcm)、磁阻式随机存取存储器(mram)、导电桥ram(cbram)和碳纳米管(cnt)存储器。这些新兴技术通常被认为是闪存存储器的潜在替代品。然而，迄今为止，这些技术还没有被广泛采用。存在对电阻式存储器技术改进的持续需要。


技术实现要素：

3.根据本公开实施例的一个方面，提供了一种电阻式存储器器件，包括：底部电极；切换层，位于底部电极上方，切换层包括第一水平部分、位于底部电极的上表面上方的第二水平部分以及位于第一水平部分和第二水平部分之间的底部电极的侧表面上方的第一垂直部分；顶部电极，位于切换层上方，顶部电极包括位于切换层的第一水平部分上方的第一水平部分、位于切换层的第二水平部分上方的第二水平部分以及位于顶部电极的第一水平部分和第二水平部分之间的切换层的第一垂直部分上方的第一垂直部分；以及导电通孔，位于顶部电极上方并且接触顶部电极的第一水平部分、第二水平部分和第一垂直部分。
4.根据本公开实施例的另一个方面，提供了一种电阻式存储器器件，包括：底部电极，嵌入介电材料层中，底部电极具有突出于介电材料层的上表面上方的外部部分和相对于外部部分凹进的中央部分；层堆叠件，位于底部电极上方，层堆叠件包括切换层和位于切换层上方的顶部电极；以及导电通孔，接触层堆叠件的顶部电极。
5.根据本公开实施例的又一个方面，提供了一种制造电阻式存储器器件的方法，包括：在介电材料层中形成底部电极；将介电材料层的上表面相对于底部电极的上表面凹进以暴露底部电极的侧表面；在介电材料层的上表面以及底部电极的暴露的侧表面和上表面上方形成切换层，切换层包括位于介电材料层的上表面上方的第一水平部分、位于底部电极的上表面上方的第二水平部分以及位于切换层的第一水平部分和第二水平部分之间的底部电极的暴露的侧表面上方的第一垂直部分；在切换层上方形成顶部电极，顶部电极包括位于切换层的第一水平部分上方的第一水平部分、位于切换层的第二水平部分上方的第二水平部分以及位于顶部电极的第一水平部分和第二水平部分之间的切换层的第一垂直部分上方的第一垂直部分；以及在顶部电极上方形成导电通孔，其中，导电通孔接触顶部电极的第一水平部分、第二水平部分和第一垂直部分。
附图说明
6.当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
7.图1a是根据本公开实施例的在形成存储器器件阵列之前的第一示例性结构的垂直截面图。
8.图1b是根据本公开实施例的在形成存储器器件阵列期间的第一示例性结构的垂直截面图。
9.图1c是根据本公开实施例的在形成上层级金属互连结构之后的第一示例性中间结构的垂直截面图。
10.图2是根据本公开实施例的在形成电阻式存储器器件的工艺期间的包括形成在衬底上方的第一介电材料层和金属部件的示例性中间结构的垂直截面图。
11.图3是根据本公开实施例的在形成电阻式存储器器件的工艺期间的包括沉积在金属线上方的第二介电材料层和沉积在第二介电材料层上方的第三介电材料层的示例性结构的垂直截面图。
12.图4是根据本公开实施例的在形成电阻式存储器器件的工艺期间的包括形成在第三介电材料层的上表面上方的图案化掩模的示例性结构的垂直截面图。
13.图5是根据本公开实施例的在形成电阻式存储器器件的工艺期间的显示了穿过第三介电材料层和第二介电材料层形成的开口以暴露金属线的上表面的示例性结构的垂直截面图。
14.图6是根据本公开实施例的在形成电阻式存储器器件的工艺期间的显示了沉积在第三介电材料层的上表面上方、在沿着开口的侧壁暴露的第三介电材料层和第二介电材料层的侧表面上方以及在衬垫开口的底表面上的金属线的暴露表面上方的阻挡层的示例性结构的垂直截面图。
15.图7是根据本公开实施例的在形成电阻式存储器器件的工艺期间的显示了沉积在阻挡层上方的导电材料层的示例性结构的垂直截面图。
16.图8是根据本公开实施例的在形成电阻式存储器器件的工艺期间的从第三介电材料层的上表面上方去除导电材料层和阻挡层的部分的平坦化工艺之后的示例性结构的垂直截面图。
17.图9是根据本公开实施例的在形成电阻式存储器器件的工艺期间的相对于底部电极的上表面凹进第三介电材料层的上表面的蚀刻工艺之后的示例性结构的垂直截面图。
18.图10是根据本公开实施例的在形成电阻式存储器器件的工艺期间的显示了在第三介电材料层和底部电极上方沉积连续切换层的示例性结构的垂直截面图。
19.图11是根据本公开实施例的在形成电阻式存储器器件的工艺期间的显示了沉积在连续切换层上方的连续顶部电极的示例性结构的垂直截面图。
20.图12是根据本公开实施例的在形成电阻式存储器器件的工艺期间的包括位于连续顶部电极上方的图案化掩模的示例性结构的垂直截面图。
21.图13是根据本公开实施例的在形成电阻式存储器器件的工艺期间的包括位于示例性结构的第一区域内的底部电极上方并与底部电极相邻的层堆叠件的示例性结构的垂
直截面图。
22.图14是根据本公开实施例的在形成电阻式存储器器件的工艺期间的包括在层堆叠件和第三介电材料层的暴露的上表面上方的第四介电材料层的示例性结构的垂直截面图。
23.图15是根据本公开实施例的在形成电阻式存储器器件的工艺期间的包括形成在第四介电材料层的上表面上方的图案化掩模的示例性结构的垂直截面图。
24.图16是根据本公开实施例的在形成电阻式存储器器件的工艺期间的显示了形成穿过第四介电材料层以暴露层堆叠件的部分的开口的示例性结构的垂直截面图。
25.图17是根据本公开实施例的在形成电阻式存储器器件的工艺期间的显示了沉积在第四介电材料层的上表面上方和开口内的导电材料层的示例性结构的垂直截面图。
26.图18是根据本公开实施例的在从第四介电材料层的上表面上方去除导电材料层的部分的平坦化工艺以之后的电阻式存储器器件的垂直截面图。
27.图19是在形成存储器器件的工艺期间的包括具有凹进的中央部分的底部电极的示例性中间结构的垂直截面图。
28.图20是根据本公开实施例的在形成电阻式存储器器件的工艺期间的显示了沉积在第三介电材料层和底部电极上方的连续切换层的示例性结构的垂直截面图。
29.图21是根据本公开实施例的在形成电阻式存储器器件的工艺期间的显示了沉积在连续切换层上的连续顶部电极的示例性结构的垂直截面图。
30.图22是在形成电阻式存储器器件的工艺期间的去除通过图案化掩模暴露的连续顶部电极和连续切换层的部分的蚀刻工艺之后的示例性结构的垂直截面图。
31.图23是根据本公开实施例的在形成电阻式存储器器件的工艺期间的包括在层堆叠件和第三介电材料层的暴露的上表面上方的第四介电材料层以及在第四介电材料层的上表面上方形成的图案化掩模的示例性结构的垂直截面图。
32.图24是根据本公开实施例的在形成电阻式存储器器件的工艺期间的显示了形成穿过第四介电材料层以暴露层堆叠件的部分的开口的示例性结构的垂直截面图。
33.图25是根据本公开实施例的在形成电阻式存储器器件的工艺期间的显示了沉积在第四介电材料层的上表面上方和开口内的导电材料层的示例性结构的垂直截面图。
34.图26是根据本公开实施例的在从第四介电材料层的上表面上方去除导电材料层的部分的平坦化工艺之后的电阻式存储器器件的垂直截面图。
35.图27是根据本公开实施例的在形成存储器器件的工艺期间的包括位于层堆叠件和第三介电材料层的暴露的上表面上方的钝化层的示例性中间结构的垂直截面图。
36.图28是根据本公开实施例的在形成存储器器件的工艺期间的包括形成在钝化层上方的第四介电材料层以及形成在第四介电材料层的上表面上方的图案化掩模的示例性中间结构的垂直截面图。
37.图29是根据本公开实施例的在形成电阻式存储器器件的工艺期间的显示了穿过第四介电材料层和钝化层形成的开口以暴露层堆叠件的部分的示例性结构的垂直截面图。
38.图30是根据本公开实施例的在形成电阻式存储器器件的工艺期间的显示了沉积在第四介电材料层的上表面上方和开口内的导电材料层的示例性结构的垂直截面图。
39.图31是根据本公开实施例的在从第四介电材料层的上表面上方去除导电材料层
的部分的平坦化工艺之后的电阻式存储器器件的垂直截面图。
40.图32是根据本公开的又一实施例的包括钝化层和具有凸起的外部部分和凹进的中央部分的底部电极的电阻式存储器器件的垂直截面图。
41.图33是示出根据本公开实施例的制造电阻式存储器器件的方法的流程图。
具体实施方式
42.以下公开内容提供了许多用于实现本发明的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本发明。当然，这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成附加的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的各种实施例和/或配置之间的关系。
43.此外，为了便于描述，本文中可以使用诸如“在
…
下方”、“在
…
下面”、“下部”、“在
…
上面”、“上部”等的空间关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，间隔关系术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的间隔关系描述符可以同样地作相应地解释。
44.通常，各种实施例包括电阻式存储器器件(诸如电阻式随机存取存储器(reram)器件)以及制造具有非平面切换层和非平面顶部电极的电阻式存储器器件的方法。本文公开的各种实施例可以提供具有降低的操作电压的电阻式存储器器件。
45.如本文所使用的，“电阻式存储器器件”包括其中可以通过改变存储器元件的电阻将数据储存在存储器元件中的存储器器件。存储器元件的电阻改变可以迅速发生(例如，在小于10分钟内，诸如小于1分钟，包括小于1秒)，可以是非易失性的(即，在没有施加电源时存储器元件将保持其电阻状态一长时间段(诸如大于24小时))，并且可以是可逆的。电阻式存储器器件通常包括组织成存储器阵列的大量独立运行的存储器单元(例如超过103个、超过105个、超过106个或超过109个存储器单元)，其中存储器阵列的每个存储器单元可以包括存储器元件，存储器元件可以提供至少两种提供不同电阻水平的电阻状态。
46.电阻式存储器器件的各个存储器元件的电阻状态可以通过向存储器元件施加电应力来修改，诸如通过电压或电流脉冲。例如，在reram存储器器件的情况下，存储器元件可以具有初始的第一电阻状态。在实施例中，存储器元件可以包括介电材料，并且其初始电阻状态可以是相对高电阻状态。可以通过以足够高的电压施加一个或多个电压脉冲以在存储器元件的材料中引起软击穿，来执行初始的一次性“形成”步骤(也被称为“电形成”步骤)。在这个“形成”步骤之后，存储器元件的电阻可以显著降低，使得电阻处于稳定的低电阻状态(lrs)。
47.为了反转这个过程，可以通过施加一个或多个附加的电压脉冲来执行“复位”过程，该电压脉冲的极性可能与“形成”步骤期间使用的电压脉冲相反，这会导致存储器元件的电阻增加，使得存储器元件处于稳定的高电阻状态(hrs)。“复位”过程可能会破坏通过存储器元件的传导路径或“细丝”，导致存储器元件再次变为相对高电阻。在“复位”之后的存
储器元件的电阻率可能接近于它们在“形成”步骤之前的原始电阻状态。可以通过施加一个或多个附加的电压脉冲来执行“设置”过程，该电压脉冲可以具有与在初始“形成”步骤期间使用的电压脉冲相同的极性，以使传导路径重新形成，并且将存储器元件转换回低电阻状态(lrs)。
48.因此，可以通过将存储器单元的存储器元件从高阻状态(hrs)改变为低阻状态(lrs)来编程存储器阵列的各个存储器单元，反之亦然。在读取操作期间，可以向存储器元件施加低电压，并且可以基于流过存储器单元的电流来确定每个存储器单元的逻辑状态。相对较高的电流指示单元中的存储器元件具有低电阻状态(lrs)，而相对较低的电流指示存储器元件具有高电阻状态(hrs)。在具有高电阻状态(hrs)和低电阻状态(lrs)的存储器元件之间检测到的电流差可以被称为电阻式存储器器件的“存储器窗口”。在一些实施例中，高电流(即，lrs)可以指示储存的数据值的“1”，而低电流(即，hrs)可以指示存储的数据值的“0”。
49.一种类型的电阻式存储器器件可以包括具有平面配置的存储器元件。存储器元件可以包括由介电材料组成的平面切换层(也可以被称为“储存层”)以及由位于平面切换层上方的导电材料组成的平面电极(也可以被称为“顶部电极”)。切换层和顶部电极可以形成夹在一对导电构件之间的层堆叠件，一对导电构件可以用于跨层堆叠件施加电压。在平面切换层和平面顶部电极沿着水平方向(即，平行于支撑衬底的表面)延伸的实施例中，导电构件可以包括接触切换层的下表面的底部电极以及接触顶部电极的上表面的上部导电构件(诸如导电通孔)。由于容易制造独立的存储器元件，具有如以上所描述的平面配置的电阻式存储器器件可能是用于后端制程(beol)集成的有吸引力的选择。
50.当前具有平面配置的电阻式存储器器件的一个问题是，可能需要跨越平面切换层和平面顶部电极的相对高电压在高电阻状态(hrs)和低电阻之间改变存储器元件状态(lrs)。这可能导致存储器器件的高操作电压。
51.为了解决电阻式存储器器件(诸如电阻式随机存取存储器(reram)器件)中的高操作电压问题，本文公开的各种实施例包括一种电阻式存储器器件，该电阻式存储器器件包括非平面切换层和非平面顶部电极。非平面切换层和非平面顶部电极可以形成位于底部电极和导电通孔之间的层堆叠件。包括非平面切换层和非平面顶部电极的层堆叠件可以符合底部电极的非平面轮廓。在各种实施例中，切换层可以包括在介电材料层的上表面上方的第一水平部分、在突出于介电材料层的上表面上方的底部电极的上表面上方的第二水平部分、以及在切换层的第一水平部分和第二水平部分之间的底部电极的侧表面上延伸的垂直部分。此外，顶部电极可以包括在切换层的第一水平部分上方的第一水平部分、在切换层的第二水平部分上方的第二水平部分、以及在顶部电极的第一水平部分和第二水平部分之间的切换层的第一垂直部分上方的第一垂直部分。导电通孔可以接触顶部电极的第一水平部分、第二水平部分和第一垂直部分。
52.因此，包括非平面切换层和非平面顶部电极的层堆叠件可以在底部电极的拐角部分上方连续延伸，在拐角部分中侧表面与底部电极的上表面相交。在电阻式存储器器件的操作期间，靠近底部电极的拐角部分的电荷聚集可以提供电场的局部增加。这种增强的电场可以促进存储器器件的切换层在高电阻状态(hrs)和低电阻状态(lrs)之间的切换。因此，可以在非平面切换层和顶部电极之间施加相对较低的电压，以在高电阻状态(hrs)和低
电阻状态(lrs)之间改变切换层。这可以使得存储器器件的操作电压能够有效地降低。
53.参考图1a，示出了根据本公开的各种实施例的在形成存储器结构阵列之前的根据本公开实施例的第一示例性结构的垂直截面图。第一示例性结构包括衬底8，衬底8包含半导体材料层10。衬底8可以包括诸如硅衬底的体半导体衬底，其中半导体材料层从衬底8的顶表面连续地延伸到底表面，或者，衬底8可以包括绝缘体上半导体层，绝缘体上半导体层包括作为在掩埋绝缘体层(诸如氧化硅层)上面的顶部半导体层。示例性结构可以包括各种器件区域，这些器件区域可以包括存储器阵列区域50，在存储器阵列区域50中可以随后形成至少一个非易失性存储器单元阵列。
54.示例性结构还可以包括外围逻辑区域52，在外围逻辑区域52中可以随后形成每个非易失性存储器单元阵列和包括场效应晶体管的外围电路之间的电连接。存储器阵列区域50和逻辑区域52的区域可以用于形成外围电路的各种元件。
55.诸如场效应晶体管(fet)的半导体器件可以在前端制程(feol)操作期间形成在半导体材料层10之上和/或之中。例如，可以通过形成浅沟槽并且随后用诸如氧化硅的介电材料填充浅沟槽而在半导体材料层10的上部部分中形成浅沟槽隔离结构12。其他合适的介电材料在预期的公开范围内。通过执行掩模离子注入工艺，可以在半导体材料层10的上部部分的各种区域中形成各种掺杂阱(未明确示出)。
56.栅极结构20可以通过沉积和图案化栅极介电层、栅电极层和栅极帽介电层而形成在衬底8的顶表面上方。每个栅极结构20可以包括栅极介电22、栅电极24和栅极帽介电28的垂直堆叠件，其在本文中被称为栅极堆叠件(22、24、28)。可以执行离子注入工艺以形成延伸注入区，延伸注入区可以包括源极延伸区和漏极延伸区。可以在栅极堆叠件(22、24、28)周围形成介电栅极间隔件26。栅极堆叠件(22、24、28)和介电栅极间隔件26的每个组合构成栅极结构20。可以执行使用栅极结构20作为自对准注入掩模的附加离子注入工艺以形成深有源区。这样的深有源区可以包括深源极区和深漏极区。深有源区的上部部分可以与延伸注入区的部分重叠。延伸注入区和深有源区的每个组合可以构成有源区14，取决于电偏置，该有源区14可以是源极区或漏极区。半导体沟道15可以形成在相邻的一对有源区14之间的每个栅极堆叠件(22、24、28)下方。金属-半导体合金区18可以形成在每个有源区14的顶表面上。场效应晶体管可以形成在半导体材料层10上。每个场效应晶体管可以包括栅极结构20、半导体沟道15、一对有源区14(其中一个用作源极区，另一个用作漏极区)和可选的金属-半导体合金区18。互补金属-氧化物-半导体(cmos)电路75可以设置在半导体材料层10上，cmos电路75可以包括用于晶体管阵列的外围电路，诸如随后形成的薄膜晶体管(tft)和存储器器件。
57.随后可以形成各种互连层级结构，这些互连层级结构在形成存储器器件阵列之前形成并且在本文中被称为下互连层级结构(l0、l1、l2)。在随后要在互连层级金属线的两个层级上形成存储器器件的二维阵列的情况下，下互连层级结构(l0、l1、l2)可以包括接触层级结构l0、第一互连层级结构l1和第二互连层级结构l2。接触层级结构l0可以包括平坦化介电层31a，平坦化介电层31a包括诸如氧化硅的可平坦化介电材料以及接触有源区14或栅电极24中的相应一个并且形成在平坦化介电层31a内的各种接触通孔结构41v。第一互连层级结构l1包括第一互连层级介电(ild)层31b和形成在第一ild层31b内的第一金属线41l。第一ild层31b也被称为第一线层级介电层。第一金属线41l可以接触相应的一个接触通孔
结构41v。第二互连层级结构l2包括第二ild层32，第二ild层32可以包括第一通孔层级介电材料层和第二线层级介电材料层或线和通孔层级介电材料层的堆叠件。第二ild层32可以已经形成在包括第一金属通孔结构42v和第二金属线42l的第二互连层级金属互连结构(42v、42l)内。第二金属线42l的顶表面可以与第二ild层32的顶表面共面。
58.图1b是根据本公开实施例的在形成存储器器件阵列期间的第一示例性结构的垂直截面图。参考图1b，非易失性存储器单元(诸如电阻式存储器器件)的阵列95可以形成在第二互连层级结构l2上方的存储器阵列区域50中。下文将详细描述非易失性存储器单元阵列95的结构和工艺步骤的细节。第三ild层33可以在形成非易失性存储器单元的阵列95期间形成。在非易失性存储器单元阵列95的层级处形成的所有结构的集合在本文中被称为第三互连层级结构l3。
59.图1c是根据本公开实施例的在形成上层级金属互连结构之后的第一示例性结构的垂直截面图。参考图1c，可以在第三ild层33中形成第三互连层级金属互连结构(43v、43l)。第三互连层级金属互连结构(43v、43l)可以包括第二金属通孔结构43v和第三金属线43l。随后可以形成附加的互连层级结构，附加的互连层级结构在本文中被称为上互连层级结构(l4、l5、l6、l7)。例如，上互连层级结构(l4、l5、l6、l7)可以包括第四互连层级结构l4、第五互连层级结构l5、第六互连层级结构l6和第七互连层级结构l7。第四互连层级结构l4可以包括其中形成有第四互连层级金属互连结构(44v、44l)的第四ild层34，第四互连层级金属互连结构(44v、44l)可以包括第三金属通孔结构44v和第四金属线44l。第五互连层级结构l5可以包括其中形成有第五互连层级金属互连结构(45v、45l)的第五ild层35，第五互连层级金属互连结构(45v、45l)可以包括第四金属通孔结构45v和第五金属线45l。第六互连层级结构l6可以包括其中形成有第六互连层级金属互连结构(46v、46l)的第六ild层36，第六互连层级金属互连结构(46v、46l)可以包括第五金属通孔结构46v和第六金属线46l。第七互连层级结构l7可以包括其中形成有第六金属通孔结构47v(其是第七互连层级金属互连结构)和金属接合焊盘47b的第七ild层37。金属接合焊盘47b可以被配置用于焊料接合(可以使用c4球接合或引线接合)，或者可以被配置用于金属对金属接合(例如铜对铜接合)。
60.每个ild层可以被称为ild层30。互连层级金属互连结构中的每个可以被称为金属互连结构40。在相同互连层级结构(l2
–
l7)内的金属通孔结构和上覆金属线的每个连续组合可以使用两个单镶嵌工艺顺序地形成为两个不同的结构或者可以使用双镶嵌工艺同形成为单一结构。金属互连结构40中的每个可以包括相应的金属衬垫(诸如具有从2纳米(nm)到20nm范围内的厚度的tin、tan或wn层)和相应的金属填充材料(诸如w、cu、co、mo、ru、其他元素金属或合金或其组合)。用作金属衬垫和金属填充材料的其他合适的材料在预期的公开范围内。各种蚀刻停止介电层和介电帽层可以插入在垂直相邻的ild层30的对之间或者可以合并到一个或多个ild层30中。
61.虽然使用其中非易失性存储器单元(诸如电阻式存储器器件)的阵列95可以形成为第三互连层级结构l3的组件的实施例来描述本公开，但是这里明确地设想了其中非易失性存储器单元的阵列95可以形成为任何其他互连层级结构(例如，l1-l7)的组件的实施例。此外，虽然使用其中形成八个互连层级结构的集合的实施例来描述本公开，但是本文明确设想了其中使用不同数量的互连层级结构的实施例。此外，本文明确设想了其中两个或更
多个非易失性存储器单元阵列95可以设置在存储器阵列区域50中的多个互连层级结构内的实施例。虽然使用非易失性存储器单元95可以形成在单个互连层级结构中的实施例来描述本公开，但本文明确设想了其中非易失性存储器单元阵列95可以形成在两个垂直相邻的互连层级结构上方的实施例。此外，本文明确设想了其中非易失性存储器单元的阵列95可以形成在半导体材料层10之上或之中(例如，在前端制程(feol)操作中)的实施例。
62.图2至图18是根据本公开的各种实施例的在形成电阻式存储器器件的工艺期间的示例性结构的顺序垂直截面图。电阻式存储器器件可以形成存储器单元，该存储器单元是诸如图1b和图1c所示的存储器单元阵列95的部分。参考图2，第一介电材料层111可以沉积在衬底110上方。衬底110可以是任何合适的衬底(诸如半导体器件衬底)，并且可以包括在feol工艺期间形成的控制元件。在一些实施例中，可以在衬底110和第一介电材料层111之间沉积一个或多个附加的介电材料层，诸如ild层。在这样的实施例中，可以省略第一介电材料层111。例如，以上关于图1b和图1c讨论的ild层32可以代替第一介电材料层111。
63.第一介电材料层111可以由任何合适的介电材料形成，诸如氧化硅(sio2)等，或高k介电材料，诸如氮化硅(sin4)、氧化铪(hfo2)、铪氧化硅(hfsio)、氧化铪钽(hftao)、氧化铪钛(hftio)、氧化铪锆(hf
0.5
zr
0.5
o2)、氧化钽(ta2o5)、氧化铝(al2o3)、氧化铪-氧化铝(hfo
2-al2o3)、氧化锆(zro2)、碳化硅(sic)等。在一些实施例中，第一介电材料层111可以是形成在衬底110上的原生氧化物层。其他合适的介电材料也在预期的公开范围内。
64.可以使用任何合适的沉积工艺来沉积第一介电材料层111。在此，合适的沉积工艺可以包括化学气相沉积(cvd)、物理气相沉积(pvd)、原子层沉积(ald)、高密度等离子体cvd(hdpcvd)、金属有机化学气相沉积(mocvd)、等离子体增强化学气相沉积(pecvd)、溅射、激光烧蚀等。
65.再次参考图2，可以在第一介电材料层111上方形成金属线112。在一些实施例中，可以在衬底110和金属线112之间沉积一个或多个附加金属互连结构，诸如金属通孔结构和金属线。在这样的实施例中，可以省略金属线112。例如，以上关于图1b和图1c讨论的金属线42l可以代替金属线112。
66.在各种实施例中，金属线112可以部分地或完全地嵌入第一介电材料层111内，使得金属线112在其底表面和横向侧表面上由第一介电材料层111围绕。例如，金属线112可以沿着第一水平方向(图2中的hd1)在第一介电材料层111内延伸并且可以沿着垂直于第一水平方向的第二水平方向(即，图2中的纸面向内或向外)由第一介电材料层111横向围绕。在一些实施例中，嵌入第一介电材料层111内的多个金属线112可以沿着第一水平方向hd1彼此平行地延伸，并且可以通过第一介电材料层111沿着第二水平方向彼此分离。在各种实施例中，金属线112的上表面可以与第一介电材料层111的上表面基本共面。
67.金属线112可以包括任何合适的导电材料，诸如铜(cu)、铝(al)、锆(zr)、钛(ti)、氮化钛(tin)、钨(w)、钽(ta)、氮化钽(tan)、钼(mo)、钌(ru)、钯(pd)、铂(pt)、钴(co)、镍(ni)、铱(ir)、铁(fe)、铍(be)、铬(cr)、锑(sb)、钼(mo)、锇(os)、钍(th)、钒(v)、其合金以及其组合。在一些实施例中，金属线112可以包括与第一介电材料层111接触的金属衬垫(诸如tin、tan或wn的层)和位于金属衬垫上的金属填充材料(诸如w、cu、co、mo、ru、其他元素金属或合金或其组合)。用于金属线112的其他合适的导电材料在预期的公开范围内。
68.可以使用任何合适的沉积工艺来沉积金属线112。例如，合适的沉积工艺可以包括
物理气相沉积(pvd)、溅射、化学气相沉积(cvd)、原子层沉积(ald)、等离子体增强化学气相沉积(pecvd)、电化学沉积或其组合。
69.图3是根据本公开实施例的在形成电阻式存储器器件的工艺期间的包括沉积在金属线112上方的第二介电材料层114和沉积在第二介电材料层114上方的第三介电材料层116的示例性结构的垂直截面图。参考图3，第二介电材料层114可以沉积在金属线112的上表面和第一介电材料层111的暴露的上表面上方。在实施例中，第二介电材料层114可以由如以上所描述的合适的介电材料组成，并且可以使用如以上所描述的合适的沉积工艺来沉积。在一些实施例中，第二介电材料层114可以由与第一介电材料层111不同的介电材料组成。可选地，第二介电材料层114和第一介电材料层111可以由相同的介电材料组成。在各种实施例中，在沉积第二介电材料层114之后，金属线112可以嵌入在金属线112的底表面、顶表面和侧表面上方的第一介电材料层111和第二介电材料层114的介电材料内。
70.再次参考图3所示，第三介电材料层116可以使用如以上所描述的合适的沉积工艺沉积在第二介电材料层114的上表面上方。第三介电材料层116可以由如以上所描述的合适的介电材料组成。在各种实施例中，第二介电材料层114可以由与第三介电材料层116不同的介电材料组成。在一些实施例中，第二介电材料层114可以与第三介电材料层116的材料具有不同的蚀刻特性(即，较高的抗蚀刻性)。在一个非限制性实施例中，第二介电材料层114可以包括碳化硅，并且第三介电材料层116可以包括使用原硅酸四乙酯(teos)前体形成的氧化硅。第三介电材料层116的厚度可以大于第二介电材料层114的厚度。
71.在替代实施例中，可以省略第二介电材料层114，并且可以将第三介电材料层116直接沉积在金属线112的上表面和第一介电材料层111的暴露的上表面上方。在这样的实施例中，在第三介电材料层116和金属线112的上表面之间没有蚀刻停止层。
72.图4是根据本公开实施例的在形成电阻式存储器器件的工艺期间的包括形成在第三介电材料层116的上表面上方的图案化掩模117的示例性结构的垂直截面图。参考图4，可以使用光刻技术对可以包括光刻胶层和/或硬掩模的掩模117进行图案化，以形成穿过掩模的一个或多个开口，该开口对应于随后要形成的底部电极的位置。
73.图5是根据本公开实施例的在形成电阻式存储器器件的工艺期间的显示了穿过第三介电材料层116和第二介电材料层114形成的开口118以暴露金属线112的上表面的示例性结构的垂直截面图。参考图5，可以通过图案化掩模117蚀刻示例性中间结构以去除第三介电材料层116和第二介电材料层114的部分并暴露金属线112的上表面。在各种实施例中，第一蚀刻工艺可以是用于蚀刻穿过第三介电材料层116的各向异性蚀刻工艺。第一蚀刻工艺可以在第二介电材料层114处停止。然后，也可以是各向异性蚀刻工艺的第二蚀刻工艺蚀刻可以用于蚀刻穿过第二介电材料层114并且在开口118的底部处暴露金属线112。在一些实施例中，第二蚀刻工艺可使用与第一蚀刻工艺不同的蚀刻化学物质。在蚀刻工艺之后，可以使用合适的工艺去除图案化掩模117，诸如通过灰化或通过使用溶剂溶解。
74.图6是根据本公开实施例的在形成电阻式存储器器件的工艺期间的显示了沉积在第三介电材料层116的上表面上方、在沿着开口118的侧壁暴露的第三介电材料层116和第二介电材料层114的侧表面上方以及在开口118的底表面上的金属线112的暴露表面上方的阻挡层119的示例性结构的垂直截面图。阻挡层119可以包括一层或多层合适的金属衬垫材料，诸如tin、tan或wn。用于阻挡层119的其他合适材料在预期的公开范围内。阻挡层119可
以使用合适的沉积工艺来沉积，诸如物理气相沉积(pvd)、溅射、化学气相沉积(cvd)、原子层沉积(ald)、等离子体增强化学气相沉积(pecvd)、电化学沉积等。
75.图7是根据本公开实施例的在形成电阻式存储器器件的工艺期间的显示了沉积在阻挡层119上方的导电材料层120的示例性结构的垂直截面图。在各种实施例中，导电材料层120可以沉积在阻挡层119上方，使得导电材料层120填充开口118的剩余体积。导电材料层120可以包括任何合适的导电材料，诸如铜(cu)、铝(al)、锆(zr)、钛(ti)、氮化钛(tin)、钨(w)、钽(ta)、氮化钽(tan)、钼(mo)、钌(ru)、钯(pd)、铂(pt)、钴(co)、镍(ni)、铱(ir)、铁(fe)、铍(be)、铬(cr)、锑(sb)、钼(mo)、锇(os)、钍(th)、钒(v)、其合金以及其组合。用于导电材料层120的其他合适的导电材料在预期的公开范围内。可以使用如以上所描述的合适的沉积方法来沉积导电材料层120。
76.图8是根据本公开实施例的在形成电阻式存储器器件的工艺期间的从第三介电材料层116的上表面上方去除导电材料层120和阻挡层119的部分的平坦化工艺之后的示例性结构的垂直截面图。参考图8，可以使用诸如化学机械平坦化(cmp)工艺的平坦化工艺从第三介电材料层116的上表面上方去除导电材料层120和阻挡层119的部分。导电材料层120和阻挡层119的剩余部分可以一起形成底部电极121，底部电极121接触金属线112的上表面并且可以由第二介电材料层114和第三介电材料层116横向围绕。阻挡层119可以沿着底部电极121的外侧侧壁和底表面位于底部电极121的外部表面上。导电材料层120的剩余部分可以形成位于从阻挡层119径向向内的位置的底部电极121的导电填充部分。在各种实施例中，底部电极121的上表面可以基本与第三介电材料层116的上表面共面。在一些实施例中，底部电极121的宽度尺寸(例如，沿着第一水平方向hd1)在底部电极的上表面处可以在约20nm和约30nm之间，并且在底部电极的底表面处可以在约15nm和约20nm之间。底部电极121的上表面和底部电极121的底表面之间的高度尺寸可以在约30nm和约60nm之间。应当理解，底部电极121的更大或更小的宽度尺寸和高度尺寸在本公开的预期范围内。
77.在一些实施例中，诸如图8中所示的多个底部电极121可以穿过第三介电材料层116和第二介电材料层114形成。多个底部电极121中的每个底部电极121可以电接触底部电极121的底表面上的金属线112。每个底部电极121可以对应于随后要形成的电阻式存储器器件阵列95(参见图1b和图1c)的电阻式存储器器件的位置。
78.图9是根据本公开实施例的在形成电阻性存储器器件的工艺期间的相对于底部电极121的上表面123凹进第三介电材料层116的上表面122的蚀刻工艺之后的示例性结构的垂直截面图。参考图9，可以对示例性结构执行蚀刻工艺(诸如湿蚀刻工艺)以去除第三介电材料层116的部分，使得第三介电材料层116的上表面122相对于底部电极121的上表面123凹进。蚀刻工艺可以使用相对于底部电极121的材料对第三介电材料层116具有更高蚀刻选择性的蚀刻化学物质。在各种实施例中，在蚀刻工艺期间第三介电材料层116的蚀刻速率可以比蚀刻工艺期间的底部电极121的蚀刻速率大至少5倍，诸如大至少10倍，包括100倍或更多。
79.在各种实施例中，在蚀刻工艺之后，第三介电材料层116的上表面122可以相对于底部电极121的上表面123垂直凹进了凹进距离d。在一些实施例中，凹进距离d可以在约3nm和约10nm之间，尽管更大或更小的凹进距离在公开的预期范围内。底部电极121的部分可以突出于第三介电材料层116的上表面122上方。在蚀刻工艺之后可以暴露底部电极121的上
表面123、底部电极121的侧表面129的部分以及侧表面129与底部电极121的上表面123相交的拐角部分124。在一些实施例中，底部电极121可以具有圆柱形或截头圆锥形状，并且侧表面129可以是围绕底部电极121的外围连续延伸的曲面。在其他实施例中，底部电极121可以具有多边形截面形状，诸如矩形棱柱或截头锥体形状，并且侧表面129可以包括围绕底部电极121的外围延伸的多个平面部段。
80.在各种实施例中，底部电极121的在第三介电材料层116的上表面122上方突出的部分可以具有锥形侧表面129，锥形侧表面129在底部电极121的拐角部分124和第三介电材料层116的上表面122之间径向向内成锥形。在这样的实施例中，凹入部分115可以位于与底部电极121的暴露侧表面129相邻的位置，其中凹入部分115可以被定义为围绕底部电极121的体积，在凹入部分115中从第三介电材料层116的上表面122延伸的垂直线段接触底部电极121的暴露的侧表面129或拐角部分124。
81.在多个底部电极121穿过第三介电材料层116和第二介电材料层114形成的实施例中，在蚀刻工艺之后，每个底部电极121可以突出到衬底的上表面122上方。第三介电材料层116使得每个底部电极121的上表面123、侧表面129的部分和拐角部分124可以暴露。
82.图10是根据本公开实施例的在形成电阻式存储器器件的工艺期间的显示了在第三介电材料层116和底部电极121上方沉积连续切换层125l的示例性结构的垂直截面图。在各种实施例中，连续切换层125l可以共形地沉积在第三介电材料层116的暴露的上表面122和底部电极121的暴露的侧表面129、拐角部分124和上表面123上方。连续切换层125l可以使用如以上所描述的合适的沉积工艺来沉积。
83.连续切换层125l可以包括可以在高电阻状态(hrs)和低电阻状态(lrs)之间可切换的固态介电材料。用于连续切换层125l的合适材料可以例如包括介电材料、金属氧化物和/或高k材料，诸如二氧化钛(tio2)、氧化铪(hfo2)、氧化铪铝(hfo2)、氧化铪铝(hf
x
al
1-x
o2)、氧化钽(ta2o5)、氧化钨(wo2)、氧化锆(zro2)、氧化铪锆(hf
x
zr
1-x
o2，其中0.1≤x≤0.9)、氧化铝(al2o3)、氧化镍(nio)、氧化锌(zno)和氧化硅(sio2)。具有电阻切换特性的其他合适的材料在预期的公开范围内。连续切换层125l可以包括单层材料或可以具有相同或不同成分的多层材料。
84.再次参考图10所示，连续切换层125l可以包括位于第三介电材料层116的上表面122上方的第一水平部分126，以及位于底部电极121的上表面123上方的第二水平部分128。连续切换层125l的第一水平部分126和第二水平部分128可以各自平行于第一水平方向hd1延伸。连续切换层125l还可以包括第一垂直部分127，第一垂直部分127可以在第一水平部分126和第二水平部分128之间的底部电极121的侧表面129上方延伸。在底部电极121具有圆柱形或者截头圆锥形的实施例中，连续切换层125l的第一垂直部分127可以包括围绕底部电极121的侧表面129的外围连续地延伸的弯曲外部表面。在底部电极121具有多边形(诸如矩形棱柱或截头锥体形状)截面形状的实施例中，第一垂直部分127可以具有包括围绕底部电极121的外围延伸的多个平面部段的外部表面。在一些实施例中，第一垂直部分127的连续切换层125l可以相对于连续切换层125l的第一水平部分126和第二水平部分128以倾斜角度延伸。在一些实施例中，连续切换层125l的第一垂直部分127可以相对于连续切换层125l的第一水平部分126以角度θ1延伸。在一些实施例中，角度θ1可以≤90
°
，诸如在60
°
和90
°
之间。在底部电极121包括锥形的侧表面129的实施例中，连续切换层125l的部分可以位
于与底部电极121的侧表面129相邻的凹入部分115内。
85.图11是根据本公开实施例的在形成电阻式存储器器件的工艺期间的显示了沉积在连续切换层125l上方的连续顶部电极130l的示例性结构的垂直截面图。在各种实施例中，连续顶部电极130l可以共形地沉积在连续切换层125l的第一水平部分126、连续切换层125l的第一垂直部分127和连续切换层125l的第二水平部分128上方。可以使用如以上所描述的合适的沉积工艺来沉积连续顶部电极130l。
86.连续顶部电极130l可以包括任何合适的导电材料，诸如铜(cu)、铝(al)、锆(zr)、钛(ti)、氮化钛(tin)、钨(w)、钽(ta)、氮化钽(tan)、钼(mo)、钌(ru)、钯(pd)、铂(pt)、钴(co)、镍(ni)、铱(ir)、铁(fe)、铍(be)、铬(cr)、锑(sb)、钼(mo)、锇(os)、钍(th)、钒(v)、其合金以及其组合。用于连续顶部电极130l的其他合适材料在预期的公开范围内。连续顶部电极130l可以包括单层导电材料或者可以具有相同或不同成分的多层导电材料。
87.再次参考图11，连续顶部电极130l可以包括位于连续切换层125l的第一水平部分126上方的第一水平部分131和位于连续切换层125l的第二水平部分128上方的第二水平部分133。连续顶部电极130l的第一水平部分131和第二水平部分133可以各自平行于第一水平方向hd1延伸。连续顶部电极130l还可以包括第一垂直部分132，第一垂直部分132可以在连续顶部电极130l的第一水平部分131和第二水平部分131之间在连续切换层125l的第一垂直部分127上方延伸。在底部电极121具有圆柱形或截头圆锥形状的实施例中，连续顶部电极130l的第一垂直部分132可以包括围绕连续切换层125l的第一垂直部分127连续延伸的弯曲外部表面。在底部电极121具有多边形(诸如矩形棱柱或截头锥体形状)截面形状的实施例中，连续顶部电极130l的第一垂直部分132可以具有包括围绕连续切换层125l的第一垂直部分127的外围延伸的多个平面部段的外部表面。在一些实施例中，连续顶部电极130l的第一垂直部分132可以相对于连续顶部电极130l的第一水平部分131以角度θ2延伸。在一些实施例中，角度θ2可以在约60
°
和约100
°
之间。
88.图12是根据本公开实施例的在形成电阻式存储器器件的工艺期间的包括位于连续顶部电极130l上方的图案化掩模135的示例性结构的垂直截面图。参考图12，可以使用光刻技术对可以包括光刻胶层和/或硬掩模的掩模135进行图案化，使得示例性结构的第一区域136通过掩模135覆盖并且示例性结构的第二区域137通过掩模135暴露。参考图12，示例性结构的第一区域136可以包括底部电极121以及覆盖在底部电极121上方并与底部电极121相邻的连续切换层125l和连续顶部电极130l的部分。
89.图13是根据本公开实施例的在形成电阻式存储器器件的工艺期间的包括位于示例性结构的第一区域136内的底部电极121上方并与底部电极121相邻的层堆叠件138的示例性结构的垂直截面图。参考图13，可以使用诸如各向异性蚀刻工艺的蚀刻工艺去除通过图案化掩模135暴露的连续顶部电极130l和连续切换层125l的部分。蚀刻工艺可以在第三介电材料处停止。示例性结构的第一区域136中的连续顶部电极130l和连续切换层125l的部分可以通过图案化掩模135保护而免受蚀刻。连续顶部电极130l和连续切换层125l的剩余(即，未蚀刻)部分可以形成位于底部电极121上方并与底部电极121相邻的层堆叠件138。在蚀刻工艺之后，可以使用合适的工艺去除图案化掩模135，诸如通过灰化或通过使用溶剂溶解。
90.再次参考图13所示，层堆叠件138可以包括分立的切换层125，切换层125包括位于
第三介电材料层116的上表面122上方的第一水平部分126、位于底部电极121的侧表面129上方的第一垂直部分127以及位于底部电极121的上表面123上方的第二水平部分128。层堆叠件138还可以包括位于分立的切换层125上方的分立的顶部电极130，其中分立的顶部电极130包括在切换层125的第一水平部分126上方的第一水平部分131、在切换层125的第一垂直部分127上方的第一垂直部分132以及在切换层125的第二水平部分128上方的第二水平部分133。
91.在多个底部电极121在第三介电材料层116的上表面122上方突出的实施例中，如图13所示的层堆叠件138的多个可以在每个底部电极121上方形成。可以通过以下方式形成多个层堆叠件138：在多个底部电极121上方共形沉积连续切换层125l和在连续切换层125l上方共形沉积连续顶部电极130l，并且通过图案化掩模135蚀刻连续顶部电极130l和连续切换层125l，以提供在每个底部电极121上方的多个层堆叠件138。第三介电材料层116的上表面122可以在对应的层堆叠件138之间暴露。
92.图14是根据本公开实施例的在形成电阻式存储器器件的工艺期间的包括在层堆叠件138和第三介电材料层116的暴露的上表面122上方的第四介电材料层140的示例性结构的垂直截面图。第四介电材料层140可以由任何合适的介电材料形成，诸如氧化硅(sio2)、氮化硅(si3n4)、氧化铪(hfo2)、氧化铪硅(hfsio)、氧化铪钽(hftao)、铪钛氧化铪(hftio)、氧化铪锆(hf
0.5
zr
0.5
o2)、氧化钽(ta2o5)、氧化铝(al2o3)、氧化铪-氧化铝(hfo
2-al2o3)、氧化锆(zro2)、碳化硅(sic)等。其他合适的介电材料在预期的公开范围内。在一些实施例中，第四介电材料层140可以由与第三介电材料层116相同的材料组成。可选地，第四介电材料层140可以具有与第三介电材料层116不同的组成。第四介电材料可以使用如以上所描述的合适的沉积方法将第四介电材料层140沉积在第三介电材料层116的暴露的上表面122上方以及层堆叠件138的上表面和侧表面上方。
93.图15是根据本公开实施例的在形成电阻式存储器器件的工艺期间的包括形成在第四介电材料层140的上表面上方的图案化掩模141的示例性结构的垂直截面图。参考图15，可以使用光刻技术对可以包括光刻胶层和/或硬掩模的掩模141进行图案化，以形成穿过掩模141的一个或多个开口142。掩模141中的每个开口141可以对应于位于第四介电材料层140下方的层堆叠件138的位置。
94.图16是根据本公开实施例的在形成电阻式存储器器件的工艺期间的显示了形成穿过第四介电材料层140以暴露层堆叠件138的部分的开口143的示例性结构的垂直截面图。参考图16，蚀刻工艺(诸如各向异性蚀刻工艺)可以用于通过图案化掩模141蚀刻示例性结构，以去除第四介电材料层140的部分并形成穿过第四介电材料层140的开口143。蚀刻工艺可以在层堆叠件138的顶部电极130处停止。在各种实施例中，顶部电极130的第二水平部分133、第一垂直部分132和第一水平部分131的部分可以在蚀刻工艺之后暴露，可以使用合适的工艺去除图案化掩模141，诸如通过灰化或通过使用溶剂溶解。
95.图17是根据本公开实施例的在形成电阻式存储器器件的工艺期间的显示了沉积在第四介电材料层140的上表面上方和开口143内的导电材料层145的示例性结构的垂直截面图。参考图17，导电材料层145可以填充开口143，使得导电材料层145沿着开口143的侧壁接触第四介电材料层140的暴露的侧表面，并且接触第二水平部分133的暴露的表面，顶部电极130的第一垂直部分132和第一水平部分131位于开口143的底部。
96.导电材料层145可以包括任何合适的导电材料，诸如铜(cu)、铝(al)、锆(zr)、钛(ti)、氮化钛(tin)、钨(w)、钽(ta)、氮化钽(tan)、钼(mo)、钌(ru)、钯(pd)、铂(pt)、钴(co)、镍(ni)、铱(ir)、铁(fe)、铍(be)、铬(cr)、锑(sb)、钼(mo)、锇(os)、钍(th)、钒(v)、其合金以及其组合。在一些实施例中，导电材料层145可以包括阻挡层，诸如在第四介电材料层140和顶部电极130上方的tan或tin层，并且导电填充材料可以位于阻挡层上方。用于导电材料层145的其他合适的导电材料在预期的公开范围内。在一些实施例中，导电材料层145可以由与顶部电极130相同的材料组成。可选地，导电材料层145可以具有与顶部电极130不同的组成。导电材料层145可以使用如以上所描述的合适的沉积方法沉积。
97.图18是根据本公开实施例的在从第四介电材料层140的上表面上方去除导电材料层145的部分的平坦化工艺之后的电阻式存储器器件200的垂直截面图。参考图18，可以使用诸如化学机械平坦化(cmp)工艺的平坦化工艺从第四介电材料层140的上表面上方去除导电材料层145。导电材料层140的剩余部分可以形成接触顶部电极130的第二水平部分133、第一垂直部分132和第一水平部分131并且由第四介电材料层140横向围绕的导电通孔150。在各种实施例中，导电通孔150的上表面可以与第四介电材料层140的上表面基本共面。
98.再次参考图18，本实施例中的存储器器件200包括层堆叠件138，层堆叠件138具有切换层125和在切换层125上方的顶部电极130。层堆叠件138位于接触切换层125的底部电极121和接触顶部电极130的导电通孔150之间。底部电极121和导电通孔150可以用于跨越层堆叠件138施加电压以将切换层125从高电阻状态(hrs)改变为低电阻状态(lrs)，反之亦然。可以在示例性结构中形成诸如如图18所示的存储器器件200的多个。每个存储器器件200可以形成电阻式存储器器件的阵列95的独立存储器元件(例如，存储器单元)，诸如以上参考图1b和图1c所描述的。
99.图18中所示的存储器器件200中的突出于第三介电材料层116的上表面122上方的层堆叠件138是非平面的，意味着切换层125和顶部电极130均符合底部电极121的非平面轮廓。因此，切换层125包括在第三介电材料层116的上表面122上方的第一水平部分126、在底部电极121的上表面123上方的第二水平部分128和在切换层125的第一水平部分126和第二水平部分128之间的底部电极121的侧表面129上方延伸的第一垂直部分127。此外，顶部电极130包括在切换层125的第一水平部分126上方的第一水平部分131、在切换层125的第二水平部分126上方的第二水平部分133以及在顶部电极130的第一水平部分131和第二水平部分133之间的切换层125的第一垂直部分127上方延伸的第一垂直部分132。存储器器件200的导电通孔150可以接触第一顶部电极130的第二水平部分133、第一垂直部分132和第一水平部分131。导电通孔150可以由第四介电材料层140横向围绕。
100.参考图9至图11和图18，底部电极121的在第三介电材料层116的上表面122上方突出的部分可以包括锥形侧表面129。底部电极121的锥形侧表面129可以提供与底部电极121的暴露的侧表面129相邻的凹入部分115，并且切换层125的部分可以位于凹入部分115内。在各种实施例中，切换层125的第一垂直部分127可以相对于切换层125的第一水平部分126以倾斜角度θ1延伸。此外，顶部电极130的第一垂直部分132可以相对于切换层125的第一水平部分131以倾斜角度θ2延伸。在一些实施例中，θ1和θ2都可以《90
°
。
101.在各种实施例中，在存储器器件200的操作期间，电荷聚集可能发生在底部电极
121的侧表面129与底部电极121的上表面123相交的拐角部分124附近。这可以提供突出到第三介电材料层116的上表面122上方的底部电极121的拐角部分124附近电场的局部增加。底部电极121的拐角部分124附近的增强电场可以促进存储器器件200的切换层125在高电阻状态(hrs)和低电阻状态(lrs)之间切换。因此，可以在非平面的切换层125和顶部电极130之间施加相对较低的电压以在高电阻状态(hrs)和低电阻状态(lrs)之间改变切换层125。这可以使得存储器器件200的操作电压能够降低。
102.图19至图26是根据本公开的替代实施例的在形成电阻式存储器器件的工艺期间的示例性结构的顺序垂直截面图。图19是在形成存储器器件的工艺期间的示例性中间结构的垂直截面图，其包括衬底110、在衬底110上方的第一介电材料层111、嵌入第一介电材料层111中的金属线112、在第一介电材料层111和金属线112上方的第二介电材料层114、在第二介电材料层114上方的第三介电材料层116以及延伸穿过第三介电材料层116和第二介电材料层114并接触金属线112的底部电极121。第三介电材料层116的上表面122可以相对于底部电极121凹进一凹进距离d，使得底部电极121的部分可以突出到第三介电材料层116的上表面122上方。图19所示的示例性中间结构可以源自图9所示的示例性中间结构，因此省略衬底110、第一介电材料层111、金属线112、第二介电材料层114和第三介电材料层116的结构和细节的重复讨论。
103.图19中所示的示例性结构与图9所示的示例性结构的不同之处在于底部电极121包括凹进的中央部分。再次参考图19，可以执行蚀刻工艺以选择性地去除底部电极121的部分，使得底部电极121的中央部分可以相对于底部电极121的外部部分凹进。在一些实施例中，蚀刻工艺可以使用相对于底部电极121的阻挡层119的材料对于底部电极121的导电填充部分120的材料可以具有更高蚀刻选择性的蚀刻化学物质。在各种实施例中，在蚀刻工艺期间导电填充部分120的蚀刻速率可以比阻挡层119的蚀刻速率大至少5倍，诸如大至少10倍，包括大100倍或更多。在一些实施例中，蚀刻工艺可以是使用等离子体和/或cl2、f2、ch4、sf6、ar和/或he的自由基的干蚀刻工艺，干蚀刻工艺可以相对于阻挡层119的材料对于导电填充部分120的材料具有更高的蚀刻选择性。
104.在蚀刻工艺之后，导电填充部分120的上表面223可以相对于阻挡层119凹进。如图19所示，导电填充部分120的上表面223可以凹进与第三介电材料层116的上表面122相同或基本相同的凹进距离d，使得导电填充部分120的上表面223可以与第三介电材料层116的上表面122共面或基本共面。可选地，导电填充部分120的上表面223可以凹进比第三介电材料层116的上表面122的凹进距离d更小距离或更大距离。在一些实施例中，用于使第三介电材料层116的上表面122相对于底部电极121凹进的相同蚀刻工艺还可以使导电填充部分120的上表面223相对于底部电极121的阻挡层119的上表面225凹进。可选地，第一蚀刻工艺可以用于使第三介电材料层116相对于底部电极121凹进，并且第二蚀刻工艺可以用于使导电填充部分120相对于底部电极121的阻挡层119凹进。可以以任何顺序执行第一蚀刻工艺和第二蚀刻工艺。
105.再次参考图19，在蚀刻工艺之后，阻挡层119可以突出到导电填充部分120的上表面223上方。阻挡层119的内部侧表面229可以暴露，其中暴露的内部侧表面229可以在阻挡层119的上表面225和导电填充部分120的上表面223之间延伸。在底部电极121具有圆柱形或截头圆锥形状的实施例中，阻挡层119的暴露的内部侧表面229可以是围绕导电填充部分
120的外围连续延伸的弯曲表面。在底部电极121具有多边形截面形状的实施例中，阻挡层119的暴露的内部侧表面229可以包括围绕导电填充部分120的外围延伸的多个平面部段。
106.图20是根据本公开实施例的在形成电阻式存储器器件的工艺期间的显示了沉积在第三介电材料层116和底部电极121上方的连续切换层125l的示例性结构的垂直截面图。在各种实施例中，连续切换层125l可以共形地沉积在第三介电材料层116的暴露上表面122上以及阻挡层119和底部电极121的导电填充部分120的暴露表面上方。切换层125l可以包括可以在高电阻状态(hrs)和低电阻状态(lrs)之间切换的固态介电材料，并且可以包括以上参考图10描述的任何材料。可以使用如以上所描述的合适的沉积技术来沉积连续切换层125l。
107.再次参考图20所示，连续切换层125l可以包括位于第三介电材料层116的上表面122上方的第一水平部分126、位于底部电极121的阻挡层119的上表面225上方的第二水平部分128、以及位于底部电极121的导电填充部分120的上表面223上方的第三水平部分246。连续切换层125l的第一水平部分126、第二水平部分128和第三水平部分246可以各自平行于第一水平方向hd1延伸。第三水平部分246可以相对于连续切换层125l的第二水平部分128垂直地凹进。连续切换层125l还可以包括在第一水平部分126和第二水平部分128之间在底部电极121的侧表面129上方延伸的第一垂直部分127，如以上参考图10描述的实施例。此外，图20的实施例中的连续切换层125l还可以包括在连续切换层125l的第二水平部分128和第三水平部分246之间的阻挡层119的内部侧表面229上方延伸的第二垂直部分245。在底部电极121具有圆柱形或截头圆锥形状的实施例中，第二垂直部分245可以具有围绕连续切换层125l的第三水平部分246的外围连续延伸的弯曲外部表面。在底部电极121具有多边形截面形状的实施例中，第二垂直部分245可以包括围绕连续切换层125l的第三水平部分246的外围延伸的多个平面部段。
108.在各种实施例中，连续切换层125l的第一垂直部分127可以相对于连续切换层125l的第一水平部分126以角度θ1延伸，并且和连续切换层125l的第二垂直部分245可以相对于连续切换层125l的第三水平部分246以角度θ3延伸。在一些实施例中，θ1可以《90
°
，并且θ3可以》90
°
，诸如在90
°
和约150
°
之间。
109.图21是根据本公开实施例的在形成电阻式存储器器件的工艺期间的显示了沉积在连续切换层125l上的连续顶部电极130l的示例性结构的垂直截面图。在各种实施例中，连续顶部电极130l可以共形沉积在连续切换层125l的第一水平部分126、连续切换层125l的第一垂直部分127、连续切换层125l的第二水平部分128、连续切换层125l的第二垂直部分245以及连续切换层125l的第三水平部分246上方。连续顶部电极130l可以包括任何合适的导电材料，诸如以上参考图11讨论的材料。可以使用如以上所描述的合适的沉积工艺来沉积连续顶部电极130l。
110.再次参考图21，连续顶部电极130l可以包括位于连续切换层125l的第一水平部分126上方的第一水平部分131、位于连续切换层125l的第二水平部分128上方的第二水平部分133以及位于连续切换层125l的第三水平部分246上方的第三水平部分248。连续顶部电极130l的第一水平部分131、第二水平部分133和第三水平部分248可以各自平行于第一水平方向hd1延伸。连续顶部电极130l还可以包括第一垂直部分132，第一垂直部分132可以在连续顶部电极130l的第一水平部分131和第二水平部分133之间在连续切换层125l的第一
垂直部分127上方延伸，如上面参考图21描述的实施例。连续顶部电极130l还可以包括第二垂直部分247，第二垂直部分247可以在连续顶部电极130l的第二水平部分128和第三水平部分248之间在连续切换层125l的第二垂直部分245上延伸。在底部电极121具有圆柱形或截头圆锥形状的实施例中，连续顶部电极130l的第二垂直部分247可以具有围绕连续顶部电极130l的第三水平部分248的外围连续延伸的弯曲外部表面。在底部电极121具有多边形截面形状的实施例中，连续顶部电极130l的第二垂直部分247可以包括围绕连续顶部电极130l的第三水平部分248的外围延伸的多个平面部段。
111.在各种实施例中，连续顶部电极130l的第一垂直部分127可以相对于连续顶部电极130l的第一水平部分131以角度θ4延伸，并且顶部电极130l的第二垂直部分247可以相对于连续顶部电极130l的第三水平部分248以角度θ5延伸。在一些实施例中，θ4可以《90
°
，并且θ4可以》90
°
，诸如在90
°
和约150
°
之间。
112.图22是在形成电阻式存储器器件的工艺期间的去除通过图案化掩模135暴露的连续顶部电极130l和连续切换层130l的部分的蚀刻工艺之后的示例性结构的垂直截面图。参考图22，如以上参考图12描述的图案化掩模135可以在连续顶部电极130l上方形成并且使用光刻技术被图案化，使得包括底部电极121以及连续顶部电极130l和连续切换层125l的部分的示例性结构的第一区域136通过掩模135覆盖，并且示例性结构的第二区域137通过掩模135暴露。然后，可以使用诸如各向异性蚀刻工艺的蚀刻工艺从第二区域137去除连续顶部电极130l和连续切换层125l的部分，留下与底部电极121相邻并覆盖在底部电极121上的层堆叠件138，如以上参考图13所描述的。层堆叠件138可以包括在第三介电材料层116和底部电极121上方的分立的切换层125，以及在分立的切换层125上方的分立的顶部电极130。在蚀刻工艺之后，可以是使用合适的方法去除图案化掩模135，诸如通过灰化或通过使用溶剂溶解。
113.图23是根据本公开实施例的在形成电阻式存储器器件的工艺期间的包括在层堆叠件138和第三介电材料层116的暴露的上表面122上方的第四介电材料层140以及在第四介电材料层140的上表面上方的图案化掩模141的示例性结构的垂直截面图。参考图23，可以使用如以上所描述的任何合适的沉积方法将第四介电材料层140沉积在第三介电材料层116的上表面122上方以及层堆叠件130的上表面和侧表面上方。第四介电材料层140可以由任何合适的介电材料形成，诸如以上参考图14描述的用于第四介电材料层140的任何材料。可以使用光刻技术对可以包括光刻胶层和/或硬掩模的掩模141进行图案化以形成穿过掩模141的一个或多个开口142，其中掩模141中的每个开口141可以对应于在第四介电材料层140下方的层堆叠件138的位置。
114.图24是根据本公开实施例的在形成电阻式存储器器件的工艺期间的显示了形成穿过第四介电材料层140以暴露层堆叠件138的部分的开口143的示例性结构的垂直截面图。参考图24，诸如各向异性蚀刻工艺的蚀刻工艺可以用于通过图案化掩模141蚀刻示例性结构，以去除第四介电材料层140的部分并形成穿过第四介电材料层140的开口143。蚀刻工艺可在层堆叠件138的顶部电极130处停止。在各种实施例中，顶部电极130的第一垂直部分132、第二水平部分133、第二垂直部分247、第三水平部分248和第一水平部分131的部分可以在开口143的底部中暴露。在蚀刻工艺之后，可以使用合适的工艺去除图案化掩模141，诸如通过灰化或通过使用溶剂溶解。
115.图25是根据本公开实施例的在形成电阻式存储器器件的工艺期间的显示了沉积在第四介电材料层140的上表面上方和开口143内的导电材料层145的示例性结构的垂直截面图。参考图25，导电材料层145可以填充开口143，使得导电材料层145沿着开口143的侧壁接触第四介电材料层140的暴露侧表面，并且在开口143的底部接触第一水平部分131的暴露表面、顶部电极130的第一垂直部分132、第二水平部分133、第二垂直部分247和第三水平部分248。导电材料层145可以包括任何合适的导电材料，例如以上参考图17描述的用于导电材料层145的任何材料。可以使用以上所描述的任何合适的沉积工艺来沉积导电材料层145。
116.图26是根据本公开实施例的在从第四介电材料层140的上表面上方去除导电材料层145的部分的平坦化工艺之后的电阻式存储器器件300的垂直截面图。参考图26，可以使用诸如化学机械平坦化(cmp)工艺的平坦化工艺从第四介电材料层140的上表面上方去除导电材料层145。导电材料层140的剩余部分可以形成导电通孔150，导电通孔150接触顶部电极130的第一水平部分131、第一垂直部分132、第二水平部分133、第二垂直部分247和第三水平部分248，并由第四介电材料层140横向围绕。在各种实施例中，导电通孔150的上表面可以与第四介电材料层140的上表面基本共面。
117.再次参考图26，本实施例中的存储器器件300包括具有切换层125和在切换层125上方的顶部电极130的层堆叠件138。层堆叠件138位于接触切换层125的底部电极121和接触顶部电极130的导电通孔150之间。底部电极121和导电通孔150可以用于跨越层堆叠件138施加电压以将切换层125从高电阻状态(hrs)改变为低电阻状态(lrs)，反之亦然。可以在示例性结构中形成诸如图26中所示的存储器器件300的多个。每个存储器器件300可以形成电阻式存储器器件的阵列95的独立存储器元件(例如，存储器单元)，例如以上参考图1b和图1c所描述的。
118.图26中所示的存储器器件300中的层堆叠件138是非平面的，意味着切换层125和顶部电极130均符合底部电极121的非平面轮廓，层堆叠件138包括突出到第三介电材料层的上表面122上方的凸起的外部部分以及相对于底部电极121的外部部分垂直地凹进的中央部分。在图26所示的实施例中，底部电极121的凸起的外部部分包括形成底部电极121的外部表面129的阻挡层119，以及包括凹进的中央部分，凹进的中央部分包括相对于阻挡层119凹进的底部电极121的导电填充部分120。因此，切换层125包括在第三介电材料层116的上表面122上方的第一水平部分126、在底部电极121的阻挡层119的上表面225上方的第二水平部分128、在底部电极121的导电填充部分120的上表面223上方的第三水平部分246、在切换层125的第一水平部分126和第二水平部分128之间在底部电极121的侧表面129上方延伸的第一垂直部分127、以及在切换层125的第二水平部分128和第三水平部分246之间在底部电极121的阻挡层119的内部侧表面229上方延伸的第二垂直部分245。此外，顶部电极130包括在切换层125的第一水平部分126上方的第一水平部分131、在切换层125的第二水平部分126上方的第二水平部分133、在切换层125的第三水平部分246上方的第三水平部分248、在顶部电极130的第一水平部分131和第二水平部分133之间在切换层125的第一垂直部分127上方延伸的第一垂直部分132、以及在顶部电极130的第二水平部分133和第三水平部分248之间在切换层125的第二垂直部分245上方延伸的第二垂直部分247。存储器器件300的导电通孔150可以接触顶部电极130的第一水平部分131，第一垂直部分132、第二水平部分
133、第二垂直部分247和第三水平部分248。导电通孔150可以由第四介电材料层140横向围绕。
119.参考图20、图21和图26，在各种实施例中，切换层125的第一垂直部分127可以相对于切换层125的第一水平部分126以角度θ1延伸，并且切换层125的第二垂直部分245可以相对于切换层125的第三水平部分246以角度θ3延伸。在一些实施例中，θ1可以《90
°
，并且θ3可以》90
°
。此外，顶部电极130的第一垂直部分127可以相对于顶部电极130的第一水平部分131以角度θ4延伸，并且顶部电极130的第二垂直部分247可以相对于连续顶部电极130l的第三水平部分248以角度θ5延伸。在一些实施例中，θ4可以《90
°
，并且θ5可以》90
°
。
120.图26所示的电阻式存储器器件300可以在非平面底部电极121和非平面层堆叠件138之间引起电荷聚集效应，这可以提供电场的局部增加。这种增强的电场可以促进存储器器件300的切换层125在高电阻状态(hrs)和低电阻状态(lrs)之间的切换。因此，可以在非平面切换层125和顶部电极130之间施加相对较低的电压以在高电阻状态(hrs)和低电阻状态(lrs)之间改变切换层125。这可以使得存储器器件300的操作电压能够降低。
121.图27至图31是根据本公开的又一替代实施例的在形成电阻式存储器器件的工艺期间的示例性结构的顺序垂直截面图。图27是在形成存储器器件的工艺期间的示例性中间结构的垂直截面图，其包括衬底110、在衬底110上方的第一介电材料层111、嵌入第一介电材料层111中的金属线112、在第一介电材料层112和金属线112上方的第二介电材料层114、在第二介电材料层114上方的第三介电材料层116、以及延伸穿过第三介电材料层116和第二介电材料层114并接触金属线112的底部电极121。第三介电材料层116的上表面122可以相对于底部电极121凹进一凹进距离d，使得底部电极121的部分可以突出到第三介电材料层116的上表面122上方。层堆叠件138位于第三介电材料层116的上表面122上方和底部电极121的侧表面129和上表面123上方。层堆叠件138包括分立的切换层125，切换层125包括在第三介电材料层116的上表面122上方的第一水平部分126、在底部电极121的侧表面129上方的第一垂直部分127、以及在底部电极121的上表面123上方的第二水平部分128。层堆叠件138还包括位于分立的切换层125上方的分立的顶部电极130，其中分立的顶部电极130包括在切换层125的第一水平部分126上方的第一水平部分131、在切换层125的第一垂直部分127上方的第一垂直部分132和在切换层125的第二水平部分128上方的第二水平部分133。图27所示的示例性中间结构可以源自图13所示的示例性中间结构，因此省略衬底110、第一介电材料层111、金属线112、第二介电材料层114、第三介电材料层116和层堆叠件138的结构和细节的重复讨论。
122.根据本公开实施例，图27中所示的示例性结构与图13所示的示例性结构不同之处在于，钝化层155可以位于层堆叠件138和第三介电材料层116的暴露的上表面122上方。参考图27，钝化层155可以沉积在第三介电材料层116的上表面122上方以及层堆叠件138的侧表面和上表面上方。钝化层155可以接触切换层125的侧表面和顶部电极130的侧表面和上表面。用于钝化层155的合适材料可以包括但不限于氮化硅(sin)、碳氮化硅(sicn)、氮氧化硅(sion)、碳氧化硅(sioc)及其组合。用于钝化层155的其他合适材料在预期的公开范围内。可以使用如以上所描述的合适的沉积技术来沉积钝化层155。
123.图28是根据本公开实施例的在形成存储器器件的工艺期间的示例性中间结构的垂直截面图，包括形成在钝化层155上方的第四介电材料层140和形成在第四介电材料层
140的上表面上方的图案化掩模141。参考图28，可以使用如以上所描述的任何合适的沉积方法将第四介电材料层140沉积在钝化层155的上表面上方。第四介电材料层140可以由任何合适的介电材料形成，诸如以上参考图14描述的用于第四介电材料层140的任何材料。可以使用光刻技术对可以包括光刻胶层和/或硬掩模的掩模141进行图案化，以形成穿过掩模141的一个或多个开口142，其中掩模141中的每个开口141可以对应于在第四介电材料层140和钝化层155下方的层堆叠件138的位置。
124.图29是根据本公开实施例的在形成电阻式存储器器件的工艺期间的显示了穿过第四介电材料层140和钝化层155的开口143以暴露层堆叠件138的部分的示例性结构的垂直截面图。参考图29，诸如各向异性蚀刻工艺的蚀刻工艺可以用于通过图案化掩模141蚀刻示例性结构，以去除第四介电材料层140和钝化层155的部分，并形成穿过第四介电材料层140的开口143。蚀刻工艺可以在层堆叠件138的顶部电极130处停止。在一些实施例中，单个蚀刻工艺可以用于蚀刻穿过第四介电材料层140和钝化层155。可选地，第一蚀刻步骤可以用于蚀刻穿过第四介电材料层140，并且可使用与第一蚀刻步骤不同的蚀刻化学物质的第二蚀刻步骤用于蚀刻穿过钝化层155至顶部电极130。在各种实施例中，在蚀刻工艺之后，顶部电极130的第一垂直部分132、第二水平部分133和第一水平部分131的部分可以在开口143的底部中暴露。在蚀刻工艺之后，可以使用合适的工艺去除图案化掩模141，诸如通过灰化或通过使用溶剂溶解。
125.图30是根据本公开实施例的在形成电阻式存储器器件的工艺期间的显示了沉积在第四介电材料层140的上表面上方和开口143内的导电材料层145的示例性结构的垂直截面图。参考图30，导电材料层145可以填充开口143，使得导电材料层145沿着开口143的侧壁接触第四介电材料层140和钝化层155暴露侧表面，并且接触开口143的底部中的顶部电极130的第一水平部分131、第一垂直部分132和第二水平部分133。导电材料层145可以包括任何合适的导电材料，诸如以上参考图17描述的用于导电材料层145的任何材料，可以使用如以上所描述的任何合适的沉积工艺来沉积导电材料层145。
126.图31是根据本公开实施例的在从第四介电材料层140的上表面上方去除导电材料层145的部分的平坦化工艺之后的电阻式存储器器件400的垂直截面图。参考图31，可以使用诸如化学机械平坦化(cmp)工艺的平坦化工艺从第四介电材料层140的上表面上方去除导电材料层145。导电材料层140的剩余部分可以形成导电通孔150，导电通孔150接触顶部电极130的第一水平部分131、第一垂直部分132和第二水平部分133，并且由第四介电材料层140和钝化层155横向围绕。在实施例中，导电通孔150的上表面可以与第四介电材料层140的上表面基本共面。
127.再次参考图31，本实施例中的存储器器件400包括层堆叠件138，层堆叠件138具有切换层125和在切换层125上方的顶部电极130。层堆叠件138位于接触切换层125的底部电极121和接触顶部电极130的导电通孔150之间。底部电极121和导电通孔150可以用于跨越层堆叠件138施加电压以将切换层125从高电阻状态(hrs)改变为低电阻状态(lrs)，反之亦然。可以在示例性结构中形成诸如图31中所示的存储器器件400的多个。每个存储器器件400可以形成电阻式存储器器件的阵列95的独立存储器元件(例如存储器单元)，诸如以上参考图1b和图1c所描述的。
128.图31中所示的存储器器件400中的层堆叠件138可以是非平面的，意味着切换层
125和顶部电极130均符合底部电极121的非平面轮廓，底部电极121突出于第三介电材料层116的上表面122上方。因此，切换层125包括在第三介电材料层116的上表面122上方的第一水平部分126、在底部电极121的上表面123上方的第二水平部分128以及在切换层125的第一水平部分126和第二水平部分128之间在底部电极121的侧表面129上方延伸的第一垂直部分127。此外，顶部电极130包括在切换层125的第一水平部分126上方的第一水平部分131、在切换层125的第二水平部分126上方的第二水平部分133以及在顶部电极130的第一水平部分131和第二水平部分133之间在切换层125的第一垂直部分127上方延伸的第一垂直部分132。存储器器件400的导电通孔150可以接触顶部电极130的第二水平部分133、第一垂直部分132和第一水平部分131的部分。钝化层155可以接触顶部电极130的第一水平部分131的未由导电通孔150接触的剩余部分。钝化层155也可以接触顶部电极130的侧表面。导电通孔150可以由钝化层150和第四介电材料层140横向围绕。
129.参考图9至图11和图31，底部电极121的在第三介电材料层116的上表面122上方突出的部分可以包括锥形侧表面129。底部电极121的锥形侧表面129可以提供与底部电极121的暴露侧表面129相邻的凹入部分115，并且切换层125的部分可以位于凹入部分115内。在各种实施例中，切换层125的第一垂直部分127可以相对于切换层125的第一水平部分126以倾斜角度θ1延伸。此外，顶部电极130的第一垂直部分132可以相对于顶部电极130的第一水平部分131以倾斜角度θ2延伸。在一些实施例中，θ1和θ2都可以《90
°
。
130.在各种实施例中，在存储器器件400的操作期间，电荷聚集可能发生在底部电极121的侧表面129与底部电极121的上表面123相交的拐角部分124附近。这可以提供突出到第三介电材料层116的上表面122上方的底部电极121的拐角部分124附近的电场的局部增加。底部电极121的拐角部分124附近的增强电场可以促进存储器器件200的切换层125在高电阻状态(hrs)和低电阻状态(lrs)之间切换。因此，可以在非平面切换层125和顶部电极130之间施加相对较低的电压以在高电阻状态(hrs)和低电阻状态(lrs)之间改变切换层125。这可以使得存储器器件400的操作电压能够降低。
131.图32是根据本公开的又一实施例的电阻式存储器器件500的垂直截面图。图32中所示的电阻式存储器器件500类似于以上参考图31描述的电阻式存储器器件400，不同之处在于，钝化层155位于第三介电层116的上表面122上方、层堆叠件138的侧表面和上表面的部分上方、并且横向围绕导电通孔150。图32所示的电阻式存储器器件500可以源自图21所示的示例性中间结构，因此，省略衬底110、第一介电材料层111、金属线112、第二介电材料层114、第三介电材料层116、底部电极121和层堆叠件138的结构和细节的重复讨论。钝化层155可以沉积在第三介电材料层116的上表面122上方以及图21所示的中间结构的层堆叠件138的侧表面和上表面上方。然后，可以执行参考图29至图31描述的上述工艺步骤，以提供如图32所示的电阻式存储器器件500。
132.图32所示的存储器器件500中的层堆叠件138可以是非平面的，意味着切换层125和顶部电极130均符合底部电极121的非平面轮廓，底部电极121包括突出到第三介电材料层116的上表面122上方的凸起的外部部分以及相对于底部电极121的外部部分垂直地凹进的中央部分。在图26所示的实施例中，底部电极121的凸起的外部部分包括形成底部电极121的外部表面129的阻挡层119以及包括底部电极121的导电填充部分120的相对于阻挡层119凹进的中央部分。因此，切换层125包括在第三介电材料层116的上表面122上方的第一
水平部分126、在底部电极121的阻挡层119的上表面225上方的第二水平部分128、在底部电极121的导电填充部分120的上表面223上方的第三水平部分246、在切换层125的第一水平部分126和第二水平部分之间在底部电极121的侧表面129上方延伸的第一垂直部分127、以及在切换层125的第二水平部分128和第三水平部分246之间在底部电极121的阻挡层119的内部侧表面229上方延伸的第二垂直部分245。此外，顶部电极130包括在切换层125的第一水平部分126上方的第一水平部分131、在切换层125的第二水平部分126上方的第二水平部分133、在切换层248的第三水平部分246上方的第三水平部分248、在顶部电极130的第一水平部分131和第二水平部分133之间在切换层125的第一垂直部分127上方延伸的第一垂直部分132、以及在顶部电极130的第二水平部分133和第三水平部分248之间在切换层125的第二垂直部分245上方延伸的第二垂直部分247。存储器器件500的导电通孔150可以接触顶部电极130的第一垂直部分132、第二水平部分133、第二垂直部分247、第三水平部分248和第一水平部分131的部分。钝化层155可以接触顶部电极130的第一水平部分131的不由导电通孔150接触的剩余部分。钝化层155也可以接触切换层125的侧表面。导电通孔150可以由钝化层155和第四介电材料层140横向围绕。
133.图33是示出根据本公开实施例的制造电阻式存储器器件200、300、400、500的方法301的流程图。参考图2至图8和图33，在方法301的步骤302中，可以在介电材料层116中形成底部电极121。参考图9、图19和图33，在方法301的步骤304中，介电材料层116的上表面122可以相对于底部电极121的上表面123、225凹进以暴露底部电极121的侧表面129。在一些实施例中，底部电极121的中央部分也可以相对于底部电极121的外部部分凹进。参考图9，底部电极121的导电填充部分120的上表面223可以相对于底部电极121的阻挡层119的上表面225凹进。
134.参考图10、图20和图33，在方法301的步骤306中，可以在介电材料层116的上表面122和底部电极121的暴露的侧表面129和上表面123、225上方形成切换层125。切换层125可以包括在介电材料层116的上表面122上方的第一水平部分126、在底部电极121的上表面123、225上方的第二水平部分128以及在切换层125的第一水平部分126和第二水平部分128之间的底部电极121的暴露的侧表面129上方的第一垂直部分127。在其中底部电极121的中央部分相对于底部电极121的外部部分凹进的实施例中，切换层125还可以包括在底部电极121的凹进的中央部分的上表面223上方的第三水平部分246，以及在切换层125的第二水平部分128和第三水平部分246之间的底部电极121的内部侧表面229上方的第二垂直部分245。
135.参考图11、图21和图33，在方法301的步骤308中，可以在切换层125上方形成顶部电极130。顶部电极130可以包括在切换层125的第一水平部分126上方的第一水平部分131、在切换层125的第二水平部分128上方的第二水平部分133、以及在顶部电极130的第一水平部分131和第二水平部分133之间的切换层125的第一垂直部分127上方的第一垂直部分132。在底部电极121的中央部分相对于底部电极121的外部凹进的实施例中，顶部电极130还可以包括在切换层125的第三水平部分246上方的第三水平部分248、以及在顶部电极130的第二水平部分133和第三水平部分248之间的切换层125的第二垂直部分245上方的第二垂直部分247。
136.参考图14至图18、图22至图25、图28至图31和图33，在方法301的步骤310中，可以
在顶部电极130上方形成导电通孔150，其中导电通孔150可以接触顶部电极130的第一水平部分131、第二水平部分部分133和第一垂直部分132。在各种实施例中，可以通过以下步骤形成导电通孔150：在顶部电极130上方形成介电材料层140，形成穿过介电材料层140的开口143以在开口143的底部处暴露顶部电极130的第二水平部分133、第一垂直部分132以及第一水平部分131的部分，并且在开口143内沉积导电材料145以形成导电通孔150。导电通孔150可以由介电材料层140横向围绕。在一些实施例中，可以在形成介电材料层140之前在顶部电极130和切换层125上方形成钝化层155，使得导电通孔150可以由介电材料层140和钝化层155横向围绕。
137.参考所有附图并且根据本公开的各种实施例，电阻式存储器器件200、300、400、500包括底部电极121、底部电极121上方的切换层125(切换层125包括第一水平部分126、在底部电极121的上表面123、225上方的第二水平部分128、以及在切换层125的第一水平部分126和第二水平部分之间的底部电极121的侧表面129上方的第一垂直部分127)、顶部电极130(包括在切换层125的第一水平部分126上方的第一水平部分131、在切换层125的第二水平部分128上方的第二水平部分133、以及顶部电极130的第一水平部分131和第二水平部分133之间的切换层125的第一垂直部分127上方的第一垂直部分132)、以及导电通孔150，导电通孔150在顶部电极130上方并接触顶部电极130的第一水平部分131、第二水平部分133和第一垂直部分132。
138.在一个实施例中，切换层125包括在高电阻状态(hrs)和低电阻状态(lrs)之间可切换的固态介电材料。
139.在另一实施例中，电阻式存储器器件200、300、400、500还包括横向围绕底部电极121的介电材料层116，底部电极121包括突出到介电材料层116的顶表面122上方的部分，并且切换层125的第一水平部分126在介电材料层116的上表面123上方延伸。
140.在另一实施例中，底部电极121包括锥形侧表面129。
141.在另一实施例中，切换层125的第一垂直部分127相对于切换层125的第一水平部分126以倾斜角度θ1延伸，顶部电极130的第一垂直部分132相对于顶部电极130的第一水平部分131以倾斜角度θ2延伸，θ1和θ2均《90
°
。
142.在另一实施例中，介电材料层116是第一介电材料层111，电阻式存储器器件还包括在第一介电材料层116上方并且横向围绕导电通孔150的第二介电材料层140。
143.在另一实施例中，第二介电材料层140接触顶部电极130的第一水平部分131。
144.在另一实施例中，电阻式存储器器件还包括在第一介电材料层116和第二介电材料层140之间的钝化层155，钝化层155接触顶部电极130的上表面和侧表面以及切换层125的侧表面并且横向围绕导电通孔150。
145.在另一实施例中，钝化层155包括氮化硅(sin)、碳氮化硅(sicn)、氮氧化硅(sion)、碳氧化硅(sioc)中的至少一种。
146.在另一实施例中，底部电极121包括凸起的外部部分、凹进的中央部分以及在凸起的外部部分和凹进的中央部分之间的内部侧表面229，切换层125的第二水平部分128在底部电极121的凸起外部部分119上方延伸。
147.在另一实施例中，切换层125包括在底部电极121的凹进的中央部分上方的第三水平部分246，以及在切换层125的第二水平部分128和第三水平部分246之间的底部电极121
的内部侧表面229上方的第二垂直部分245，并且顶部电极130包括在切换层的第三水平部分246上方的第三水平部分248、以及在切换层125的第二垂直部分245上方的第二垂直部分247。
148.在另一实施例中，切换层125层的第二垂直部分245相对于切换层125的第三水平部分246以倾斜角度θ3延伸，顶部电极130的第二垂直部分247相对于顶部电极130的第三水平部分248以倾斜角度θ5延伸，并且其中θ3和θ5均》90
°
。
149.另一实施例涉及电阻式存储器器件300、500，电阻式存储器器件300、500包括嵌入介电材料层116中的底部电极121，底部电极121具有突出到介电材料层116的上表面122上方的外部部分、以及相对于外部部分凹进的中央部分，层堆叠件138在底部电极上方，层堆叠件138包括切换层125和在切换层130上方的顶部电极130，并且导电通孔150接触层堆叠件138的顶部电极130。
150.在一个实施例中，底部电极121的外部部分包括阻挡层119，并且中央部分包括底部电极的导电填充部分120。
151.在另一实施例中，底部电极121的导电填充部分120的上表面223与介电材料层116的上表面122共面。
152.在另一实施例中，层堆叠件138在介电材料层116的上表面122上方、在阻挡层119的外部表面129、上表面225和内部侧表面229上方以及底部电极121的导电填充部分120的上表面223上方延伸。
153.另一实施例涉及一种制造电阻存储器器件200、300、400、500的方法，该方法包括在介电材料层116中形成底部电极121，将介电材料层116的上表面122相对于底部电极121的上表面123、225凹进以暴露底部电极121的侧表面129，在介电材料层116的上表面122以及暴露的侧表面129和上表面123上形成切换层125，切换层125包括位于介电材料层116的上表面122上方的第一水平部分126、底部电极121的上表面123、225上方的第二水平部分128、以及在切换层125的第一水平部分126和第二水平部分128之间的底部电极121的暴露侧表面129上方的第一垂直部分127，在切换层125上方形成顶部电极130，顶部电极130包括在切换层125的第一水平部分126上方的第一水平部分131、在切换层125的第二水平部分128上方的第二水平部分133、以及在顶部电极130的第一水平部分131和第二水平部分133之间的切换层125的第一垂直部分132上方的第一垂直部分127，并在顶部电极130上方形成导电通孔150，其中导电通孔150接触顶部电极133的第一水平部分131、第二水平部分133和第一垂直部分132。
154.在一个实施例中，形成导电通孔150包括在顶部电极130上方形成第二介电材料层140，形成穿过第二介电材料层140的开口143以在开口143的底部处暴露顶部电极130的第二水平部分133、第一垂直部分132和第一水平部分131的部分，并在开口143内沉积导电材料145以形成导电通孔150。
155.在另一实施例中，方法还包括在顶部电极130上方形成钝化层155，其中第二介电层140形成在钝化层155上方，并且其中形成开口143包括穿过第二介电材料层140和钝化层155形成开口143以在开口143底部处暴露顶部电极130的第二水平部分133、第一垂直部分132以及第一水平部分131的部分。
156.在另一实施例中，方法还包括在形成切换层125之前使底部电极121的中央部分相
对于底部电极121的外部部分凹进，其中切换层125的第二水平部分128位于底部电极121的外部的上表面225上方，并且切换层125还包括位于底部电极121的凹进中央部分的上表面223上方的第三水平部分246、以及在底部电极121的外部部分和凹进的中央部分之间的底部电极121的内部侧表面229上方的第二垂直部分245，并且顶部电极130包括在切换层125的第三水平部分246上方的第三水平部分248以及在切换层125的第二垂直部分245上方的第二垂直部分247。
157.通过提供包括符合底部电极的非平面轮廓的切换层和顶部电极的电阻式存储器器件，电荷聚集和电场的局部增加可以促进存储器器件的电阻状态切换，并且提供一种可以在降低的操作电压下操作的电阻式存储器器件。
158.在一些实施例中，提供了一种电阻式存储器器件，包括：底部电极；切换层，位于底部电极上方，切换层包括第一水平部分、位于底部电极的上表面上方的第二水平部分以及位于第一水平部分和第二水平部分之间的底部电极的侧表面上方的第一垂直部分；顶部电极，位于切换层上方，顶部电极包括位于切换层的第一水平部分上方的第一水平部分、位于切换层的第二水平部分上方的第二水平部分以及位于顶部电极的第一水平部分和第二水平部分之间的切换层的第一垂直部分上方的第一垂直部分；以及导电通孔，位于顶部电极上方并且接触顶部电极的第一水平部分、第二水平部分和第一垂直部分。
159.在上述电阻式存储器器件，切换层包括在高电阻状态(hrs)和低电阻状态(lrs)之间可切换的固态介电材料。
160.在上述电阻式存储器器件，还包括横向围绕底部电极的介电材料层，其中，底部电极包括突出到介电材料层的顶表面上方的部分，并且切换层的第一水平部分在介电材料层的上表面上方延伸。
161.在上述电阻式存储器器件，底部电极包括锥形侧表面。
162.在上述电阻式存储器器件，切换层的第一垂直部分相对于切换层的第一水平部分以倾斜角度θ1延伸，顶部电极的第一垂直部分相对于顶部电极的第一水平部分以倾斜角度θ2延伸，并且θ1和θ2均《90
°
。
163.在上述电阻式存储器器件，介电材料层包括第一介电材料层，电阻式存储器器件还包括在第一介电材料层上方并且横向围绕导电通孔的第二介电材料层。
164.在上述电阻式存储器器件，第二介电材料层接触顶部电极的第一水平部分。
165.在上述电阻式存储器器件，还包括位于第一介电材料层和第二介电材料层之间的钝化层，钝化层接触顶部电极的上表面和侧表面以及切换层的侧表面并且横向围绕导电通孔。
166.在上述电阻式存储器器件，钝化层包括氮化硅(sin)、碳氮化硅(sicn)、氮氧化硅(sion)、碳氧化硅(sioc)中的至少一种。
167.在上述电阻式存储器器件，底部电极包括凸起的外部部分、凹进的中央部分以及位于凸起的外部部分和凹进的中央部分之间的内部侧表面，切换层的第二水平部分在底部电极的凸起的外部部分上方延伸。
168.在上述电阻式存储器器件，切换层包括位于底部电极的凹进的中央部分上方的第三水平部分以及位于切换层的第二水平部分和第三水平部分之间的底部电极的内部侧表面上方的第二垂直部分，并且顶部电极包括位于切换层的第三水平部分上方的第三水平部
分以及位于切换层的第二垂直部分上方的第二垂直部分。
169.在上述电阻式存储器器件，切换层的第二垂直部分相对于切换层的第三水平部分以倾斜角度θ3延伸，顶部电极的第二垂直部分相对于顶部电极的第三水平部分以倾斜角度θ5延伸，其中θ3和θ5均》90
°
。
170.在一些实施例中，提供了一种电阻式存储器器件，包括：底部电极，嵌入介电材料层中，底部电极具有突出于介电材料层的上表面上方的外部部分和相对于外部部分凹进的中央部分；层堆叠件，位于底部电极上方，层堆叠件包括切换层和位于切换层上方的顶部电极；以及导电通孔，接触层堆叠件的顶部电极。
171.在上述电阻式存储器器件中，底部电极的外部部分包括阻挡层，并且中央部分包括底部电极的导电填充部分。
172.在上述电阻式存储器器件中，底部电极的导电填充部分的上表面与介电材料层的上表面共面。
173.在上述电阻式存储器器件中，层堆叠件在介电材料层的上表面上方，在阻挡层的外部表面，上表面和内部侧表面上方，并且在底部电极的导电填充部分的上表面上方延伸。
174.在一些实施例中，提供了一种制造电阻式存储器器件的方法，包括：在介电材料层中形成底部电极；将介电材料层的上表面相对于底部电极的上表面凹进以暴露底部电极的侧表面；在介电材料层的上表面以及底部电极的暴露的侧表面和上表面上方形成切换层，切换层包括位于介电材料层的上表面上方的第一水平部分、位于底部电极的上表面上方的第二水平部分以及位于切换层的第一水平部分和第二水平部分之间的底部电极的暴露的侧表面上方的第一垂直部分；在切换层上方形成顶部电极，顶部电极包括位于切换层的第一水平部分上方的第一水平部分、位于切换层的第二水平部分上方的第二水平部分以及位于顶部电极的第一水平部分和第二水平部分之间的切换层的第一垂直部分上方的第一垂直部分；以及在顶部电极上方形成导电通孔，其中，导电通孔接触顶部电极的第一水平部分、第二水平部分和第一垂直部分。
175.在上述方法中，形成导电通孔包括：在顶部电极上方形成第二介电材料层；形成穿过第二介电材料层的开口，以在开口的底部处暴露顶部电极的第二水平部分、第一垂直部分以及第一水平部分的部分；和开口内沉积导电材料以形成导电通孔。
176.在上述方法中，还包括：在顶部电极上方形成钝化层，其中，在钝化层上方形成第二介电层，并且其中，形成开口包括形成穿过第二介电材料层和钝化层的开口以在开口的底部处暴露顶部电极的第二水平部分、第一垂直部分以及第一水平部分的部分。
177.在上述方法中，还包括：在形成切换层之前，相对于底部电极的外部部分凹进底部电极的中央部分，其中：切换层的第二水平部分位于底部电极的外部部分的上表面上方，并且切换层还包括位于底部电极的凹进的中央部分的上表面上方的第三水平部分以及位于底部电极的外部部分和凹进的中央部分之间的底部电极的内部侧表面上方的第二垂直部分，并且顶部电极还包括位于切换层的第三水平部分上方的第三水平部分以及位于切换层的第二垂直部分上方的第二垂直部分。
178.上述概述了几个实施例的特征，以便本领域技术人员可以更好地理解本公开的各个方面。本领域技术人员应当理解，他们可以容易地使用本公开作为设计或修改用于实现本文所介绍的实施例的相同目的和/或实现其相同优点的其它过程和结构的基础。本领域
技术人员还应当认识到，此类等效结构不背离本发明的精神和范围，并且它们可以在不背离本发明的精神和范围的情况下在本发明中进行各种改变、替换以及改变。