本公开涉及半导体，具体涉及一种半导体结构及其制造方法。
背景技术：
1、gan高电子迁移率晶体管(high electron mobility transistor，简称hemt)具有宽带隙、高击穿场强、高电子迁移率、高能量转换效率等优点，在高频大功率的电力电子应用中潜力巨大。
2、常规的algan/gan高电子迁移率晶体管是常开型器件，然而在实际的应用场景中，考虑到实际成本和故障保护等因素，往往需要增强型hemt器件。经过几十年的发展，目前制备增强型hemt器件的方法主要有沟槽栅、氟离子注入和p-gan栅等，其中p-gan栅增强型hemt器件的已经实现商业化并展露出广阔的发展前景。
3、但是，制作高质量的p型gan材料较为困难，在高温退火激活p型gan材料中的mg离子的过程中会对p型gan的表面造成破坏，表面形貌的恶化会引入大量的缺陷，造成器件的漏电和预击穿，并会有可靠性下降的问题。
技术实现思路
1、有鉴于此，本公开实施例提供了一种半导体结构及其制造方法，以进一步提高p-gan栅增强型hemt器件中p型gan的质量。
2、根据本公开的一个方面，本公开一实施例提供了一种半导体结构的制造方法，其特征在于，包括以下步骤：
3、s1、依次层叠设置衬底、异质结结构层以及p型半导体层；
4、s2、保留栅极区域的所述p型半导体层，对非栅极区域的所述p型半导体层进行刻蚀；
5、s3、在所述保护层上生长牺牲层，所述p型半导体层表面的镁离子扩散进入所述牺牲层中；
6、s4、刻蚀所述牺牲层；
7、s5、在源极区域的所述异质结结构层上设置源电极，在漏极区域的所述异质结结构层上设置漏电极，以及，在所述栅极区域设置栅电极；
8、进入步骤s5之前，重复n次步骤s3和步骤s4，直至所述p型半导体层表面的镁离子浓度小于一预设值，形成高阻区。
9、作为可选的实施例，所述步骤s4中刻蚀所述牺牲层的方法为原位刻蚀。
10、作为可选的实施例，重复n次步骤s3和步骤s4后再次执行所述步骤s3，保留所述牺牲层，所述牺牲层的材料为aln。
11、作为可选的实施例，所述步骤s2之后，所述步骤s3之前，进一步包括：
12、s21、在所述p型半导体层上保型地设置保护层。
13、作为可选的实施例，所述牺牲层与所述保护层的材料不同。
14、作为可选的实施例，所述牺牲层与所述保护层的刻蚀选择比大于1，所述牺牲层的材料为gan且所述保护层的材料为aln，或，
15、所述牺牲层的材料为algan且所述保护层的材料为aln，或，
16、所述牺牲层的材料为gan且所述保护层的材料为algan。
17、作为可选的实施例，所述牺牲层的材料为aln且所述保护层的材料为algan。
18、作为可选的实施例，所述牺牲层为非故意掺杂层。
19、作为可选的实施例，所述保护层与所述p型半导体层的材料不同。
20、作为可选的实施例，所述步骤s2中对非栅极区域的p型半导体层进行刻蚀，刻蚀深度小于所述p型半导体层的厚度，栅极区域的所述p型半导体层为第一p型区，非栅极区域刻蚀后保留的所述p型半导体层为第二p型区。
21、作为可选的实施例，所述第二p型区的厚度为1-50nm。
22、作为可选的实施例，非栅极区域的所述高阻区的厚度等于所述第二p型区的厚度。
23、作为可选的实施例，栅极区域的所述高阻区的厚度大于等于所述第二p型区的厚度且小于所述第一p型区的厚度。
24、作为可选的实施例，所述p型半导体层中的镁离子浓度大于1e17/cm3。
25、作为可选的实施例，所述高阻区的镁离子浓度小于1e15/cm3。
26、作为可选的实施例，沿所述衬底指向所述p型半导体层的方向，所述p型半导体层包括层叠设置的低阻区以及所述高阻区，所述低阻区的镁离子浓度沿所述衬底指向所述p型半导体层的方向逐渐减小。
27、作为可选的实施例，所述步骤s5之前进一步包括：
28、对所述p型半导体层进行退火，激活所述p型半导体层中的镁离子。
29、根据本公开的另一个方面，本公开一实施例提供了一种半导体结构，其特征在于，包括上述任一项所述半导体结构的制造方法制备获得的所述半导体结构，包括：
30、依次层叠设置的衬底、异质结结构层以及p型半导体层，所述p型半导体层位于栅极区域，所述p型半导体层的表面为高阻区；
31、位于源极区域的所述异质结结构层上的源电极，位于漏极区域的所述异质结结构层上的漏电极，以及，位于所述栅极区域的栅电极。
32、作为可选的实施例，所述p型半导体层包括位于栅极区域的第一p型区和位于非栅极区域的第二p型区，所述第一p型区的厚度大于所述第二p型区的厚度。
33、作为可选的实施例，沿所述衬底指向所述p型半导体层的方向，所述p型半导体层包括层叠设置的低阻区以及所述高阻区，所述低阻区的镁离子浓度沿所述衬底指向所述p型半导体层的方向逐渐减小。
34、本公开提供了一种半导体结构及其制造方法，依次层叠设置衬底、异质结结构层以及p型半导体层；保留栅极区域的p型半导体层，对非栅极区域的p型半导体层进行刻蚀；在p型半导体层上生长牺牲层，p型半导体层表面的镁离子扩散进入牺牲层中；刻蚀牺牲层；重复n次牺牲层的生长与刻蚀，直至p型半导体层表面的镁离子浓度小于一预设值，形成高阻区；设置源电极、漏电极以及栅电极。
35、本公开通过多次先生长牺牲层再刻蚀的方法，减少p型半导体层表面的镁离子，在p型半导体层表面形成一高阻区，可以得到栅极漏电流小、击穿电压高、阈值电压稳定的增强型hemt器件。
36、本公开保护层的设置，一方面可保护p型半导体层，减少p型半导体层在退火过程中造成的损伤，提高p型半导体层表面形貌的质量，从而改善器件漏电压及预击穿的问题，提高器件的可靠性；另一方面可起到刻蚀停止层的作用，避免后续刻蚀牺牲层时损伤p型半导体层。
1.一种半导体结构的制造方法，其特征在于，包括以下步骤：
2.根据权利要求1所述半导体结构的制造方法，其特征在于，所述步骤s4中刻蚀所述牺牲层(50)的方法为原位刻蚀。
3.根据权利要求1所述半导体结构的制造方法，其特征在于，重复n次步骤s3和步骤s4后再次执行所述步骤s3，保留所述牺牲层(50)，所述牺牲层(50)的材料为aln。
4.根据权利要求1所述半导体结构的制造方法，其特征在于，所述牺牲层(50)为非故意掺杂层。
5.根据权利要求1所述半导体结构的制造方法，其特征在于，所述步骤s2之后，所述步骤s3之前，进一步包括：
6.根据权利要求5所述半导体结构的制造方法，其特征在于，所述牺牲层(50)与所述保护层(40)的材料不同。
7.根据权利要求6所述半导体结构的制造方法，其特征在于，所述牺牲层(50)与所述保护层(40)的刻蚀选择比大于1，所述牺牲层(50)的材料为gan且所述保护层(40)的材料为aln，或，
8.根据权利要求6所述半导体结构的制造方法，其特征在于，所述牺牲层(50)的材料为aln且所述保护层(40)的材料为algan。
9.根据权利要求5所述半导体结构的制造方法，其特征在于，所述保护层(40)与所述p型半导体层(30)的材料不同。
10.根据权利要求1所述半导体结构的制造方法，其特征在于，所述步骤s2中对非栅极区域的p型半导体层(30)进行刻蚀，刻蚀深度小于所述p型半导体层(30)的厚度，栅极区域的所述p型半导体层(30)为第一p型区(301)，非栅极区域刻蚀后保留的所述p型半导体层(30)为第二p型区(302)。
11.根据权利要求10所述半导体结构的制造方法，其特征在于，所述第二p型区(302)的厚度为1-50nm。
12.根据权利要求10所述半导体结构的制造方法，其特征在于，非栅极区域的所述高阻区(31)的厚度等于所述第二p型区(302)的厚度。
13.根据权利要求10所述半导体结构的制造方法，其特征在于，栅极区域的所述高阻区(31)的厚度大于等于所述第二p型区(302)的厚度且小于所述第一p型区(301)的厚度。
14.根据权利要求1所述半导体结构的制造方法，其特征在于，所述p型半导体层(30)中的镁离子浓度大于1e17/cm3。
15.根据权利要求1所述半导体结构的制造方法，其特征在于，所述高阻区(31)的镁离子浓度小于1e15/cm3。
16.根据权利要求1所述半导体结构的制造方法，其特征在于，沿所述衬底(10)指向所述p型半导体层(30)的方向，所述p型半导体层(30)包括层叠设置的低阻区(32)以及所述高阻区(31)，所述低阻区(32)的镁离子浓度沿所述衬底(10)指向所述p型半导体层(30)的方向逐渐减小。
17.根据权利要求1所述半导体结构的制造方法，其特征在于，所述步骤s5之前进一步包括：
18.一种半导体结构，其特征在于，包括权利要求1-17任一项所述半导体结构的制造方法制备获得的所述半导体结构，包括：
19.根据权利要求18所述半导体结构，其特征在于，所述p型半导体层(30)包括位于栅极区域的第一p型区(301)和位于非栅极区域的第二p型区(302)，所述第一p型区(301)的厚度大于所述第二p型区的厚度(302)。
20.根据权利要求18所述半导体结构，其特征在于，沿所述衬底(10)指向所述p型半导体层(30)的方向，所述p型半导体层(30)包括层叠设置的低阻区(32)以及所述高阻区(31)，所述低阻区(32)的镁离子浓度沿所述衬底(10)指向所述p型半导体层(30)的方向逐渐减小。