Ad转换电路和摄像装置的制造方法
【技术领域】
[0001] 本发明涉及AD转换电路以及具有该AD转换电路的摄像装置。
[0002] 本申请基于2013年4月18日在日本提出的专利申请2013-087853号并主张其优 先权，这里引用其内容。
【背景技术】
[0003] 提出了一种所谓纵列ADC型固体摄像装置，在与按照行列状配置在摄像部的像素 列对应设置的纵列部中内设有AD转换功能。作为AD转换方式存在（1)逐次比较型AD转 换方式、（2)单斜率型AD转换方式、（3)循环型AD转换方式、（4) Δ Σ型AD转换方式等。 提出了将应用了除此之外的AD转换方式的tdcSS( = time to digital converter Single Slope，时间-数字转换器单斜率）型ADC ( = Analog to Digital Converter)电路设置于 纵列部的纵列ADC型固体摄像装置（例如，参照专利文献1)。在该提案中，示出了能够通过 使用tdcSS型ADC电路，而比较容易地以高S/N对来自像素的信号进行AD转换。
[0004] 图7示出以往例的tdcSS型ADC电路的结构的一例。图7所示的tdcSS型ADC 电路具有：时钟生成部1018、参照信号生成部1019、计数部1103、锁存部1108、以及比较部 1109〇
[0005] 参照信号生成部1019生成电压值随时间的经过而增加或者减少的斜波。时钟 生成部1018具有：延迟部1021，其具有由多个延迟单元构成的振荡电路，根据起动脉冲 StartP，输出由从多个延迟单元输出的时钟CK[0]~CK[16]构成的下位相位信号；以及恒 定电流源1022,其根据偏置电压Vbias而供给用于驱动延迟单元的电流。
[0006] 比较部1109具有：第1输入端子IN1，其用于输入作为AD转换的对象的模拟信号 Vin ;第2输入端子IN2,其用于输入来自参照信号生成部1019的斜波；以及输出端子0UT， 其输出模拟信号Vin和斜波的比较结果，对模拟信号Vin与斜波进行比较，在斜波相对于模 拟信号Vin满足规定的条件的时机结束比较处理。锁存部1108在比较部1109的比较处理 结束的时机锁存来自时钟生成部1018的下位相位信号的逻辑状态。计数部1103将构成来 自时钟生成部1018的下位相位信号的时钟CK[0]~CK[16]中的1个作为计数时钟进行计 数，得到计数值。
[0007] 比较部1109进行斜波与模拟信号Vin的比较的时间是与模拟信号Vin的电压值 对应的时间，计测该时间而得到的结果作为由锁存部1108锁存的下位相位信号的数据与 计数部1103进行计数后的结果的数据而被得到。能够通过对这些数据进行例如2进制化， 而得到作为AD转换结果的数字数据。
[0008] 接着，对时钟生成部1018进行说明。作为tdcSS型ADC电路的时钟生成部1018 优选使用VC0( = Voltage Controlled Oscillator，电压控制振荡器）电路等圆环延迟电 路。图8示出时钟生成部1018的结构的一例。时钟生成部1018具有延迟部1021和恒定 电流源1022a、1022b。恒定电流源1022a、1022b与图7的恒定电流源1022对应。
[0009] 延迟部1021具有将17个延迟单元DU[0]~DU[16]连接成环状的振荡电路。向 延迟单元DU[0]的一个输入端子输入起动脉冲StartP，向另一个输入端子输入来自延迟单 元DU[16]的时钟CK[16]。向延迟单元DU[1]~延迟单元DU[15]的一个输入端子输入来自 电压源VDD的电压，向另一个输入端子输入来自前级的延迟单元的时钟。在tdcSS型ADC 电路的动作期间中，将电压源VDD的电压设定为高电平。向延迟单元DU[16]的一个输入端 子输入来自延迟单元DU[13]的时钟CK[13]，向另一个输入端子输入来自前级的延迟单元 DU[15]的时钟CK[15]。来自延迟单元DU[13]的时钟CK[13]除了输入到1级后的延迟单 元DU [14]，还输入到3级后的延迟单元DU [16]。
[0010] 图9示出起动脉冲StartP和延迟部1021的输出信号（时钟CK[0]~CK[16])的 波形。图9的水平方向表示时间，垂直方向表示信号电压。输入到第1级的延迟单元DU[0] 的起动脉冲StartP的逻辑状态从L (Low)状态变化到H(High)状态，从而延迟单元DU[0]~ DU[16]开始进行迀移动作。在从起动脉冲StartP的逻辑状态发生变化起经过了延迟单元 DU[0]的延迟时间tdly[sec]后的时机，从延迟单元DU[0]输出的时钟CK[0]的逻辑状态从 H状态变化到L状态。接着，在从时钟CK[0]的逻辑状态发生变化起经过了延迟单元DU[1] 的延迟时间tdly[sec]后的时机，从延迟单元DU[1]输出的时钟CK[1]的逻辑状态从L状态 变化到H状态。之后，从各延迟单元输出的时钟的逻辑状态以同样的方式依次发生变化。
[0011] 恒定电流源1022a、1022b流过用于驱动延迟单元DU[0]~DU[16]的恒定电流。恒 定电流源1022a、1022b的电流值是单位电流源的电流值的η倍即nX I [A] (η :大于0的系 数，I :单位电流源的电流值）。单位电流源的电流值被偏置电压Vb ias控制。
[0012] 延迟部1021按照与延迟单元DUM (* :0~16)的延迟时间tdly[sec]对应的规 定的频率进行动作。延迟单元DU[*] (* :0~16)的延迟时间tdly[sec]根据流过延迟单 元DU[*] (*:0~16)的电流值nX I [A]而发生变化。具体而言，延迟部1021的动作频率 freq. [Hz]根据恒定电流源1022a、1022b的电流值nXI[A]而发生变化，以在规定的电流 值的范围内如果电流值变大则动作频率与其大致成比例地变高、如果电流值变小则动作频 率与其大致成比例地变低的方式进行控制。即，在规定的电流值的范围内，能够得到电流值 nX I [A]与动作频率freq. [Hz]大致成比例的关系。
[0013] (1)式表示延迟部1021的动作频率freq. [Hz]。只是，N是构成延迟部1021的延 迟单元的数量，tdly是延迟单元的延迟时间，k是系数，CL是负载电容，Vdd是电源电压。
[0014] 【数1】
[0015]
[0016] 图10示出根据⑴式的电流值nX I [A]与动作频率freq. [Hz]的关系。图10的 水平方向表示电流值nX I [A]，垂直方向表示动作频率freq. [Hz]。在规定的电流范围中， 动作频率freq. [Hz]与电流值nX I [A]大致成比例。
[0017] 现有技术文献
[0018] 专利文献
[0019] 专利文献1 :日本国特开2011-250009号公报
【发明内容】
[0020] 发明要解决的问题
[0021] 作为上述的tdcSS型ADC电路的参照信号生成部1019,通常使用DAC ( = Digital to Analog Converter)电路或者积分电路。以下，对以往的tdcSS型ADC电路的问题点进 行说明。
[0022](利用积分电路构成参照信号生成部的情况的问题）
[0023] 首先，对将积分电路应用于参照信号生成部1019的tdcSS型ADC电路的问题点进 行说明。通常在电源（电压源或者电流源）中重叠有Ι/f噪声这样的频率比较低的（长周 期的）噪声。如果在圆环延迟电路的偏置电压Vbias (恒定电压值：Vconst. [V])中重叠了 Ι/f噪声电压Vn (t) (t :时间），则如⑵式所示，偏置电压Vbias随着时间发生变化。
[0024] 【数2】
[0025]
[0026] 偏置电压Vbias [V]控制单位电流源的电流值I [A]，如果偏置电压Vbias [V]发生 变化，则单位电流源的电流值I[A]也与其对应地发生变化。图11示出单位电流源的电流 值I [A]的时间变化。在图11的左侧示出根据（2)式在恒定的电压值Vconst. [V]中重叠 Ι/f噪声电压Vn(t)的形式。在图11的右侧示出单位电流源的电流值I[A]的图。图的水 平方向表示时间t，垂直方向表示单位电流源的电流值I (t)。电流值Iconst. [A]是与电压 值Vconst. [V]对应的恒定的电流值，Ι/f噪声电流值In (t) [A]是根据Ι/f噪声电压Vn⑴ 而发生变化的电流值。（3)式表示单位电流源的电流值I (t)、电流值Iconst. [A]、Ι/f噪声 电流值In (t) [A]的关系。
[0027] 【数3】
[0028] 工⑴=Ic