一种低杂散的捷变频率源的制作方法
【技术领域】
[0001 ]本实用新型设及微波技术领域，具体设及一种低杂散的捷变频率源。
【背景技术】
[0002] 捷变频率源是现代电子系统中的常用关键部件，广泛应用于电子战、雷达探测等 领域，其性能的优劣直接影响武器装备的性能。一般要求捷变频率源转换速度快，输出频带 宽、频率点数多、相位噪声低的同时，杂散输出小。常规的频率合成技术主要有直接频率合 成，锁相频率合成，直接数字频率合成等方式。
[0003] 直接频率合成器(DAS)的优点是频率切换速度快，通过选择合适的电路结构和元 器件，相位噪声指标也能做得比较好。但由于其采用了大量的混频器分频器等非线性器件， 如果滤波不好，容易产生很多杂散。同时，电路结构复杂，体积庞大，不适合现代电子系统的 小型化要求。
[0004] 锁相合成(P化)的频率分辨率取决于鉴相频率，为了提高最终的频率分辨率只有 减小鉴相频率。环路的带宽通常取鉴相频率的数倍，因此随鉴相频率的减小而变小，而环路 带宽和频率转换时间存在一个反比关系，减小鉴相频率则会引起转换时间的增长和抑制 VC0噪声能力变差。没有方案完美地解决分辨率、频率转换时间和抑制噪声的能力之间矛盾 [000引直接数字频率合成（DDS)采用了不同于传统频率合成方法的全数字结构，因 Nyquist通带的限制导致其工作频带较低，对杂散的抑制能力差。
[0006] 上述Ξ种方式都有各自的局限性，单纯使用某一种方式已经不能满足要求，需要 综合运用上述多种方式。
[0007] 对于DDS+化L的方式，无论是环外混频还是环内混频，其变频时间由化L的锁定时 间决定。缺点在于DDS的近端杂散将直接带入输出信号中；另一方面，当输出频率较高或者 覆盖范围稍大时，将对滤波器的设计带来极大挑战，混频产生的杂散将难W滤除。对于环内 混频虽然通过多增加一个混频环节W改进混频杂散的抑制W及进一步提高鉴相频率，但是 显然增加了系统的复杂度。对于化L内插DDS小数分频方案，其缺点在于输出的频率步进将 随DDS调节字K的改变而改变，即不能做到等频率步进输出。
[000引通常DDS+DAS的方式都注重DAS部分的处理方式，运样的处理方式导致电路复杂， 难于小型化。 【实用新型内容】
[0009] 本实用新型的目的在于提供一种低杂散的捷变频率源，该频率源着重对DDS的采 样频率电路进行处理，通过选择合适的采样频率使DDS的输出杂散尽可能不落入输出端的 开关滤波器组件的打开通道，W实现降低杂散、快速捷变和小型化的要求。
[0010] 为实现上述目的，本实用新型采用了 W下技术方案：包括功率分配器、锁相环模 块、微波开关、直接数字频率合成器和开关滤波器组件，所述锁相环模块由多个化L锁相环 组成，所述功率分配器输出通道的个数及微波开关输入通道的个数与化L锁相环的个数相 匹配，所述化L锁相环的输入端与功率分配器的输出端相连，其输出端与微波开关的输入端 相连;所述微波开关的输出端通过己伦与直接数字频率合成器的输入端相连，直接数字频 率合成器的输出端通过己伦与开关滤波器组件相连，所述锁相环模块、微波开关、直接数字 频率合成器和开关滤波器组件均由控制单元控制，所述开关滤波器组件，用于对输出频率 进行滤波放大处理。
[00·Μ]所述PLL锁相环为两个，其输入端分别与功率分配器的一个输出端相连，其输出端 分别与微波开关的一个输入端相连，所述微波开关为单刀双掷开关。
[0012] 所述开关滤波器组件包括滤波器、第一放大器、倍频器、开关滤波器组件和第二放 大器，所述滤波器的输入端通过己伦与直接数字频率合成器的输出端相连，其输出端经第 一放大器与倍频器的输入端相连，所述倍频器的输出端经开关滤波器组件与第二放大器的 输入端相连，第二放大器的输出端为频率源的输出端。
[0013] 所述倍频器为二倍频器。
[0014] 所述控制单元为现场可编程口阵列。
[0015] 所述功率分配器为3地功率分配器。
[0016] 由上述技术方案可知，本实用新型所述的低杂散的捷变频率源，电路简单、体积较 小，采用多组化L锁相环和单刀双掷开关对输出频率进行选择切换，通过分析采样频率与开 关滤波器的通带、锁相环之间的关系，选择合适的采样频率，使得滤波器通带内的频率更纯 净，最终获得低杂散的输出。
【附图说明】
[0017] 图1是本实用新型的电路原理图。
【具体实施方式】
[0018] 下面结合附图对本实用新型做进一步说明：
[0019] 如图1所示，本实施例的低杂散的捷变频率源，包括功率分配器1、锁相环模块2、微 波开关3、直接数字频率合成器4和开关滤波器组件，锁相环模块2由多个化L锁相环组成，功 率分配器1输出通道的个数及微波开关3输入通道的个数与化L锁相环的个数相匹配，Ρ化锁 相环的输入端与功率分配器的输出端相连，其输出端与微波开关3的输入端相连;微波开关 3的输出端通过己伦与直接数字频率合成器4的输入端相连，直接数字频率合成器4的输出 端通过己伦与开关滤波器组件相连，该锁相环模块2、微波开关3、直接数字频率合成器4和 开关滤波器组件受控制单元控制，开关滤波器组件，用于对输出频率进行滤波放大处理。
[0020] 本实施例中，Ρ化锁相环为两个，两个化L锁相环的输入端分别与功率分配器1的一 个输出端相连，其输出端分别与微波开关3的一个输入端相连，微波开关3采用单刀双掷开 关。功率分配器1为3地功率分配器。两个化L锁相环的输出频率分别为fCl和fC2,该频率fCl 和fC2不高于DDS能接受的最高采样频率。
[0021 ]开关滤波器组件包括滤波器5、第一放大器6、倍频器7、开关滤波器组件8和第二放 大器9,滤波器5的输入端通过己伦与直接数字频率合成器4的输出端相连，其输出端经第一 放大器6与倍频器7的输入端相连，倍频器7的输出端