一种复用的与门或门选择电路的制作方法
【技术领域】
[0001] 本实用新型涉及一种复用的与门或门选择电路，属于数字集成电路领域。
【背景技术】
[0002] 与门、或门是数字集成电路中最常用到的模块，其中一种常用的表现形式为同输 入的与门或门不同条件下选择应用的情况，例如选择端选择使能时，输出为两输入的逻辑 与;选择端选择未使能时，输出为两输入的逻辑或。常见的实现方式是与门、或门、逻辑选择 电路分别实现，这样在运算时，与门与或门都会进行运算，运算结果供逻辑选择电路选择输 出，运算过程重复，同时应用的晶体管的个数很多、关键路径的延迟也会特别大。
[0003] 数字集成电路中会多次出现接口复用的情况，常用到就是通过选择端口，选择控 制输入实现不同的逻辑结构。通常情况下若只追求输出结果，会通过接口复用的方法，不同 的逻辑结构分别实现，然后通过选择端使能选择不同的输出结果，这样势必就额外的增加 了 M0S管的数量。由于每次只会选择一种逻辑结果输出，所以另一部分的电路则属于冗余电 路，增加电路功耗，同时会增大关键路径的延迟。 【实用新型内容】
[0004] 为解决同输入端口的与门和或门选择应用时，采用晶体管的个数很多，导致关键 路径上的延迟极大的问题，本实用新型提供一种复用的与门或门选择电路。
[0005] 本实用新型为解决上述技术问题采用以下技术方案：
[0006] 本实用新型提供一种复用的与门或门选择电路，包括选择端电路、M0S管复用的与 门或门电路，其中，
[0007] 所述选择端电路为反相器，其输入端为选择输入端口，输出端为选择输出端口；
[0008] 所述M0S管复用的与门或门电路包括第一M0S管复用的与门或门电路、第二M0S管 复用的与门或门电路，其中，
[0009] 所述第一 M0S管复用的与门或门电路包括第一至第六PM0S晶体管，第一 PM0S晶体 管和第五PM0S晶体管的栅极分别连接第一输入端口，第四PM0S晶体管的栅极连接第二输入 端口；第一 PM0S晶体管的漏极连接VCC，源极连接第二PM0S晶体管的漏极;第二PM0S晶体管 的栅极连接选择输出端口，源极连接第一输出端口；第四PM0S晶体管的漏极连接VCC，源极 分别连接第三PM0S晶体管的漏极、第五PM0S晶体管的漏极;第三PM0S晶体管的栅极连接选 择输出端口，源极连接第一输出端口；第五PM0S晶体管的源极连接第一输出端口；第六PM0S 晶体管的栅极连接第一输出端口，漏极连接VCC，源极连接第二输出端口；
[0010] 所述第二M0S管复用的与门或门电路包括第一至第六匪0S晶体管，第一匪0S晶体 管和第五NM0S晶体管的栅极分别连接第一输入端口，第四NM0S晶体管的栅极连接第二输入 端口；第一 NM0S晶体管的漏极连接第二NM0S晶体管的源极，源极接地;第二NM0S晶体管的栅 极连接选择输出端口，漏极连接第一输出端口；第四NM0S晶体管的漏极分别连接第三匪0S 晶体管的源极、第五匪0S晶体管的源极，源极接地;第三匪0S晶体管栅极连接选择输出端 口，漏极连接第一输出端口；第五NMOS晶体管的漏极连接第一输出端口；第六NMOS晶体管的 栅极连接第一输出端口，漏极连接第二输出端口，源极接地。
[0011] 作为本实用新型的进一步优化方案，所述选择端电路包括第一选择端电路、第二 选择端电路，其中，第一选择端电路包括第七PM0S晶体管，第七PM0S晶体管的栅极连接选择 输入端口，漏极连接VCC，源极连接选择输出端口；第二选择端电路包括第七NM0S晶体管，第 七NM0S晶体管的栅极连接选择输入端口，漏极连接选择输出端口，源极接地。
[0012] 作为本实用新型的进一步优化方案，所述第一选择端电路、第二选择端电路为镜 像结构。
[0013] 作为本实用新型的进一步优化方案，所述第一 M0S管复用的与门或门电路、第二 M0S管复用的与门或门电路为镜像结构。
[0014] 作为本实用新型的进一步优化方案，所述NM0S晶体管的型号为FNK2302A。
[0015] 本实用新型采用以上技术方案与现有技术相比，具有以下技术效果:本实用新型 一种M0S管复用的与门或门选择电路，通过晶体管的复用结构，可以在一个电路结构中实现 了同输入与门和或门的结构设计。而且将对与门和或门输出结果进行选择的选择电路结构 转化为了电路中对晶体管的通断进行选择的选择信号，很大程度上减少了对晶体管的使 用，与此同时也简化了电路的结构;共用到了 14个晶体管，和普通的选择复合电路相比晶体 管个数少了很多。同时结构的简化使得关键路径上的延迟减小。
【附图说明】
[0016] 图1是本发明的电路示意图。
[0017] 其中，1是选择端电路;1-1是第一选择端电路；1-2是第二选择端电路;2是M0S管复 用的与门或门电路;2-1是第一 M0S管复用的与门或门电路;2-2是第二M0S管复用的与门或 门电路;P1-P6是第一 PM0S晶体管-第六PM0S晶体管;N1-N6是第一匪0S晶体管-第六匪0S晶 体管;P0是第七PM0S晶体管;N0是第七匪0S晶体管；S0是选择输入端口； S0 '是选择输出端 口； A是第一输入端口； B是第二输入端口； NZ是第一输出端口； Z是第二输出端口。
[0018] 图2是由S0、A、B求Z的卡诺图。
【具体实施方式】
[0019] 下面结合附图对本实用新型的技术方案做进一步的详细说明：
[0020] 如图1所示，本实用新型提供一种复用的与门或门选择电路，具体内容这里不再 赘述。
[0021] 本实用新型的技术方案包括选择端电路和M0S管复用的与门或门电路。
[0022] 选择端电路是由反相器组成，本实用设计只需要使用选择信号的反向信号，所以 只用到一级反相器实现选择端电路的设计。选择端电路是为复用的与门、或门电路而服务 的，若选择条件不同，调整选择端电路可实现不同条件下的电路选择。
[0023] M0S管复用的与门、或门电路是本实用新型的主电路部分，由第一M0S管复用的与 门或门电路和第二M0S管复用的与门或门电路共同组成。
[0024] 由基础组合门电路结构可知，通用与非门电路的组成是由并行的PM0S晶体管和串 行的NM0S晶体管组合而成，输出信号经过反向即得到与门电路。同样，通用的或非门电路是 由串行的PMOS晶体管和并行的NMOS晶体管组合而成，输出信号经过反相器即得到或门电 路。
[0025]本实用新型考虑到，单就两输入的与门或门而言，三个M0S晶体管即可组成两个 M0S管串联并于第三个M0S管并联的电路结构，其中串联的M0S管中的一个被