电路的制作方法

文档序号:10408307阅读:627来源:国知局
电路的制作方法
【技术领域】
[0001]本实用新型涉及数模转换器(DAC)电路,并且具体地涉及对数模转换器的校准。
【背景技术】
[0002]高频数模转换器(DAC)对现代通信系统(像D0CSIS、WiHD等)来说是必不可少的部件。实际上,DAC性能需求随着这些现代标准的每次更新换代而增加。
[0003 ] 更具体地,对于高速应用和高分辨率应用,优选电流导引DAC。电流导引DAC通过在时钟沿上施加数字数据序列来工作,以便控制或导引输出差分晶体管对的两个分支之间的电流。因此,产生了与输入的数字序列成正比的电流并且其被传递通过多个差分负载电阻器以便生成模拟输出电压。此电流导引过程涉及与连接至输出端的多个晶体管开关相耦接的电流源。通过电流源以及这些电流导引开关的失配来确定被传送至输出端的电流。
[0004]对于电流导引数模转换器的设计,有三个主要要素主导转换器的性能:a)这些电流源的权重的准确性,因为每个权重表示与二进制序列的输入位相对应的二进制权重或测温权重;b)在电流信号路径中的多个关键节点处的总寄生电容;以及c)控制信号时序失配和符号间干扰,因为不是每个开关都在每个时钟转变上都被触发(这使得输出电压对输出信号的频率敏感并且引起在较高输出频率上的失真)。权重准确性问题负责DAC设计的静态性能或DC性能。寄生电容问题负责DAC的高频性能。
[0005]电流源失配误差通过增大用于制作电流源的晶体管面积而减少。然而,对于增大晶体管的面积,存在节点电容同样成比例地增大的折衷。因此,在使用较大晶体管作为电流源时,高频性能被降低。相应地,需要最小化在电流导引实现中电流源所占用的面积以便为了良好的高频性能而减小寄生电容。然而,电流源的面积的减小增大了所产生的与用于电流导引的那些开关晶体管的失配,此因素变成影响电流源的准确性的更加主导的分量。
[0006]还存在与这种架构中的符号间干扰相关的问题,因为不是所有的二进制电流源每次都将切换,所以一些电容节点需要时间来稳定下来,并且一些未稳定的节点具有记忆效应,导致动态性能降级。为提高DAC的动态性能并且消除符号间干扰,而是使用两对开关进行电流导引。这种类型的DAC电路配置在本领域中被称为四开关电路。四开关配置的设计确保了对于所有的电容节点在每个时钟周期都存在一定切换,并且因此,所有的节点在所有的输出频率上都表现出相同的行为。然而,四个开关具有一定的失配,并且在被接通时它们在这些节点处引入了不同的电压。由于这些电流源现在都是小晶体管,这些器件看到漏源电压的变化,并且因此,在降级静态性能的每个时钟相位期间电流发生变化。
[0007]相应地,需要对电流源以及所包括的开关晶体管进行校准。
[0008]数模转换器是本领域中众所周知的电路。以下引用展示并描述了当前最新的数模转换器的示例:
[0009]W.曾(W.Tseng)等人,“在高达500MHz的具有>70dB SFDR的90nm CMOS中的 12位1.25GS/s DAC(A 12b I.25GS/s DAC in 90nm CMOS with>70dB SFDR up to 500MHz)”,ISSCC 2011;
[0010]吉尔.恩格尔(GilEngel)等人,“2.9GHz上具有66dB ACLR的0.18μπι CMOS中的 14位3/6GHz电流导引RF DAC(A 14b 3/6GHz Current-Steering RF DAC in 0.18ym CMOSwith 66dB ACLR at 2.9GHz),,,ISSCC 2012;
[0011]W.林(W.Lin)等人,“在整个奈奎斯特带宽之上具有>70dB SFDR的40nm CMOS中的12位1.6GS/s 40mff DAC(A 12b 1.6GS/s 40mff DAC in 40nm CMOS with>70dB SFDR overEntire Nyquist Bandwidth)”,ISSCC 2013;
[0012]布莱恩?勃兰特(Brian Brandt)等人,“用于缆线头端系统的0.18μηι CMOS中的14位4.6GS/s RF DAC(A 14b 4.6GS/s RF DAC in 0.18ym CMOS for Cable Head-EndSystems),,,ISSCC 2014;
[0013]汉斯.费尔德(Hans Van de Vel)等人,“高达600MHz的具有〈_80dBc頂3的65nmCMOS中的240mW 16位3.2GS/s DAC(A 240mff 16b 3.2GS/s DAC in 65nm CMOS with<-80dBc IM3up to 600MHz)”;以及
[0014]美国专利号8,125,361。
[0015]通过引用结合这些引用的披露。
【实用新型内容】
[0016]本实用新型的实施例旨在提供能够至少部分地解决上述问题的电路。
[0017]实施例与数模转换器(DAC)中用于解决电流导引实现中所使用的电流源和四个开关的静态误差的校准操作的性能有关。模数转换器对DAC输出进行采样,其中,这些数字样本由数字控制的闭环配置中的数字校准逻辑进行处理以便针对每个时钟相位生成纠错码。以双倍速率运行的冗余DAC将这些纠错码转换为相应的模拟电压,这些模拟电压在两个不同的相位中被施加到DAC输出端上以便校正失配。
[0018]在实施例中,一种电路包括:多个电流源单元,这些电流源单元耦接至输出端并且各自被配置成用于响应于对数字数据的数模转换而生成输出电流,所述多个输出电流之和产生输出电压;以及校准电路。该校准电路包括:训练代码生成器,该训练代码生成器被配置成用于生成第一训练代码和第二训练代码以便作为所述数字数据施加于该多个电流源单元,该第一训练代码和该第二训练代码被配置成用于隔离这些电流源单元中的一个选定的电流源单元(在示例实现方式中,及其相应的四开关对);模数转换器,该模数转换器被配置成用于响应于该第一训练代码和该第二训练代码中的每一个而对该输出电压进行采样,并且生成相应的第一数字电压信号和第二数字电压信号;源失配电路,该源失配电路被配置成用于确定该第一数字电压信号与该第二数字电压信号之间的差值,所述差值指示这些电流源单元中的该选定一个的电流源单元中的电流源失配(和开关失配);误差代码生成器,该误差代码生成器被配置成用于响应于所述差值而生成数字校准信号;以及冗余数模转换器,该冗余数模转换器被配置成用于将该数字校准信号转换为模拟补偿信号以便施加于所述输出端。
[0019]在实施例中,每个电流源单元包括:四开关电路;以及控制解码电路,该控制解码电路响应于该数字数据的数据位和时钟信号而操作以控制该四开关电路内的电流导引。
[0020]在实施例中,电路进一步包括多路复用器,该多路复用器具有被配置成用于接收数据输入信号的第一输入端以及被配置成用于接收该多个训练代码的第二输入端,该多路复用器操作以在转换操作模式下选择性地将该数据输入信号传递至该多个电流源单元并且在校准操作模式下选择性地将该多个训练代码传递至该多个电流源单元。
[0021]在实施例中,电路进一步包括数据解码器电路,该数据解码器电路耦接于该多路复用器的输出端与该多个电流源单元之间,该数据解码器电路被配置成用于对该选择性地传递的数据输入信号或训练代码中的某些位进行解码以便生成该数字数据的多个位。
[0022]在实施例中,该误差代码生成器在生成该数字校准信号时执行偏移校正和增益旋转两者。
[0023]在实施例中,一种电路包括:模数转换器,该模数转换器被配置成用于感测数模转换器的输出端处的电压并且生成数字电压信号;源失配估计器,该源失配估计器被配置成用于处理该数字电压信号以便输出对该数模转换器内的电流源失配(以及所包括的开关失配)进行指示的误差信号;误差代码生成器,该误差代码生成器被配置成用于处理该误差信号并生成数字校准信号;以及冗余数模转换器,该冗余数模转换器被配置成用于将该数字校准信号转换为模拟补偿信号以便施加于该模数转换器的输出端以抵消电流源失配的影响。
[0024]在实施例中,电路进一步包括包含多个电流源单元的该数模转换器,该多个电流源单元各自被配置成用于响应于所接收的数字数据而生成输出电流。
[0025]在实施例中,每个电流源单元包括:四开关电路;以及控制解码电路,该控制解码电路响应于数据位和时钟信号而操作以控制该四开关电路内的电流导引。
[002
当前第1页1 2 3 4 5 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1