一种实现频率捷变的宽带微波频率合成器的制造方法
【专利摘要】本实用新型公开了一种实现频率捷变的宽带微波频率合成器，它包括功分器a，500MHz信号产生电路输出端与功分器a输入端连接，功分器a一个输出端与捷变频锁相环电路输入端连接，捷变频锁相环电路输出端与放大器b输入端连接，功分器a另一输出端与2000MHz?3000MHz信号产生电路输入端连接，放大器b输出端与双平衡混频器的本振端口连接，2000MHz?3000MHz信号产生电路输出端与双平衡混频器的中频端口连接，双平衡混频器的射频端口与第二开关滤波器组输入端连接；解决了现有技术输出带宽宽，则体积和功耗都很大；兼顾了体积和功耗，则输出带宽、杂散抑制等指标难以保证等技术问题。
【专利说明】
一种实现频率捷变的宽带微波频率合成器
技术领域
[0001 ]本实用新型属于频率捷变、高频率分辨率的宽带微波频率源技术，尤其涉及一种实现频率捷变的宽带微波频率合成器。【背景技术】
[0002]随着现代无线通信系统不断升级，对作为核心部件的微波频率源的要求越来越高。集中体现在频率捷变、大带宽、高频率分辨率、低杂散、低相位噪声、小型化等方面。目前，高频率分辨率的宽带捷变频频率合成器的设计几乎都是采用直接数字频率合成技术和直接模拟频率合成技术相结合的方式。采用这种方式实现的捷变频频率合成器很难解决频率切换时间、频率分辨率、输出带宽、电路体积、杂散抑制几对矛盾体。输出带宽宽，则体积和功耗都很大;兼顾了体积和功耗，则输出带宽、杂散抑制等指标难以得到保证。【实用新型内容】
[0003]本实用新型要解决的技术问题:提供一种实现频率捷变的宽带微波频率合成器， 以解决现有技术实现高频率分辨率的宽带捷变频频率合成器采用的直接数字频率合成与直接模拟频率合成相结合的方式，存在频率切换时间、频率分辨率、输出带宽、电路体积、杂散抑制难以同时保证等技术问题。
[0004]本实用新型技术方案:
[0005]—种实现频率捷变的宽带微波频率合成器，它包括功分器a，500MHz信号产生电路输出端与功分器a输入端连接，功分器a—个输出端与捷变频锁相环电路输入端连接，捷变频锁相环电路输出端与放大器b输入端连接，功分器a另一输出端与2000MHz-3000MHz信号产生电路输入端连接，放大器b输出端与双平衡混频器的本振端口连接，2 0 0 0 M H z -3000MHz信号产生电路输出端与双平衡混频器的中频端口连接，双平衡混频器的射频端口与第二开关滤波器组输入端连接，第二开关滤波器组输出端输出合成频率信号。
[0006]所述500MHz信号产生电路包括100MHz恒温晶振，100MHz恒温晶振输出端与5倍频器输入端连接，5倍频器输出端与带通滤波器输入端连接，带通滤波器输出端输出500MHz信号。
[0007]所述捷变频锁相环电路包括鉴频鉴相器，鉴频鉴相器参考输入端与功分器a—个输出端连接，鉴频鉴相器输出端与环路滤波器输入端连接，环路滤波器输出端与VC0压控端连接，VC0输出端与功分器b输入端连接，功分器b—个输出端与放大器b输入端连接，功分器 b另一个输出端与N分频器输入端连接，N分频器输出端与鉴频鉴相器射频端连接。
[0008]所述2000MHZ-3000MHZ信号产生电路包括7倍频器，功分器a—个输出端与7倍频器输入端，7倍频器输出端与带通滤波器b输入端连接，带通滤波器b输出端与参考时钟DDS的参考端连接，参考时钟DDS输出端与放大器a输入端连接，放大器a输出端与4倍频器输入端连接，4倍频器输出端与第一开关滤波器组输入端连接，第一开关滤波器组输出端输出 2000MHz-3000MHz信号。
[0009]所述第二开关滤波器组为X波段4通道开关滤波器组，所述第二开关滤波器组的控制端与FPGA控制电路连接。
[0010]所述第一开关滤波器组为S波段4通道开关滤波器组，所述第一开关滤波器组的控制端与FPGA控制电路连接。
[0011]所述参考时钟DDS为AD9914型DDS。
[0012]参考时钟DDS的控制端与FPGA控制电路连接。[〇〇13] N分频器的控制端与FPGA控制电路连接。[〇〇14]所述环路滤波器带宽为5MHz。[〇〇15]本实用新型的有益效果:[〇〇16]1、本实用新型将100MHz信号倍频至500MHz后作为捷变频锁相环电路的参考，产生1 lGHz-14GHz信号，采用这种方式有两大优点，一方面，100MHz经5倍直接模拟倍频后，本身的附加相位噪声极低，再将其作为捷变频锁相环电路的参考，提高了鉴相频率，根据锁相环电路特性可知，这样使输出信号的相位噪声大大降低；另一方面，使用500MHz作为参考，可以允许捷变频锁相环电路的环路带宽设计得很宽；本实用新型使用的环路滤波器带宽为 5MHz，理论计算的频率锁定时间可降至luS内，相比传统的窄带环路滤波器锁相环电路，其锁定时间有1 -2个数量级的提升。[〇〇17]2、本实用新型2000MHZ-3000MHZ信号产生电路采用高参考时钟DDS，充分利用其高频率分辨率、宽带输出、低杂散、捷变频的特性，可通过简单的4倍频器，进行频率扩展;且对杂散抑制恶化较小。
[0018]3、本实用新型将高参考时钟DDS和捷变频锁相环电路相结合设计的宽带捷变频频率合成器，充分利用高参考时钟DDS的高输出带宽、高频率分辨率、低杂散特性以及宽带环路滤波器锁相环电路结构简单，锁定时间迅速的特点，很好地解决了频率合成器的频率切换时间、频率分辨率、输出带宽、电路体积、杂散抑制等矛盾；用一种独特简洁的方式，实现了性能指标优良的频率捷变宽带微波频率合成器;解决了现有技术高频率分辨率的宽带捷变频频率合成器采用直接数字频率合成与直接模拟频率合成相结合的方式，存在频率切换时间、频率分辨率、输出带宽、电路体积、杂散抑制几对矛盾体，输出带宽宽，则体积和功耗都很大;兼顾了体积和功耗，则输出带宽、杂散抑制等指标难以保证等技术问题。
[0019]【附图说明】:[〇〇2〇]图1为本实用新型的结构原理示意图。【具体实施方式】
[0021] —种实现频率捷变的宽带微波频率合成器，它包括功分器a，500MHz信号产生电路输出端与功分器a输入端连接，功分器a—个输出端与捷变频锁相环电路输入端连接，捷变频锁相环电路输出端与放大器b输入端连接，功分器a另一输出端与2000MHz-3000MHz信号产生电路输入端连接，放大器b输出端与双平衡混频器的本振端口连接，2 0 0 0 M H z -3000MHz信号产生电路输出端与双平衡混频器的中频端口连接，双平衡混频器的射频端口与第二开关滤波器组输入端连接，第二开关滤波器组输出端输出合成频率信号。[〇〇22] 所述500MHz信号产生电路包括100MHz恒温晶振，100MHz恒温晶振输出端与5倍频器输入端连接，5倍频器输出端与带通滤波器输入端连接，带通滤波器输出端输出500MHz信号，
[0023]所述捷变频锁相环电路包括鉴频鉴相器，鉴频鉴相器参考输入端与功分器a—个输出端连接，鉴频鉴相器输出端与环路滤波器输入端连接，环路滤波器输出端与VC0压控振荡器VC0压控端连接，VC0输出端与功分器b输入端连接，功分器b—个输出端与放大器b输入端连接，功分器b另一个输出端与N分频器输入端连接，N分频器输出端与鉴频鉴相器射频端连接，N分频器的控制端与外部FPGA控制电路的信号输出连接，由外部控制信号控制N分频器的输出，本实施例采用FPGA控制信号设置N分频器的N值在22，24，26，28间变化时，V⑶相应地输出信号在11GHz，12GHz，13GHz，14GHz间变化。[〇〇24] 所述2000MHz-3000MHz信号产生电路包括7倍频器，功分器a—个输出端与7倍频器输入端，7倍频器输出端与带通滤波器b输入端连接，带通滤波器b输出端与参考时钟DDS的参考端连接，参考时钟DDS输出端与放大器a输入端连接，放大器a输出端与4倍频器输入端连接，4倍频器输出端与第一开关滤波器组输入端连接，第一开关滤波器组输出端输出 2000MHz-3000MHz信号。
[0025]所述第一开关滤波器组为S波段4通道开关滤波器组，所述第一开关滤波器组的控制端与FPGA控制电路连接。
[0026]所述参考时钟DDS为AD9914型DDS。[〇〇27] 参考时钟DDS的控制端与FPGA控制电路连接。
[0028]所述第二开关滤波器组为X波段4通道开关滤波器组，所述第二开关滤波器组的控制端与FPGA控制电路连接。[〇〇29] 其工作原理为:
[0030]100MHz恒温晶振的输出连接到5倍频器的输入端;5倍频器的输出信号连接到带通滤波器a的输入端;带通滤波器a的输出信号连接到功分器a的输入端;功分器a的输出信号连接到鉴频鉴相器的参考端；VC0的输出信号连接到功分器b的输入端；功分器b 的输出信号连接到可变分频器的输入端;可变分频器的输出信号连接到鉴频鉴相器的射频端;鉴频鉴相器的输出信号连接到环路滤波器的输入端;环路滤波器的输出信号连接到VC0 的压控端；FPGA控制电路的输出控制信号连接到可变分频器的控制端。FPGA控制信号设置分频器的N值在22，24，26，28间变化时，VC0相应地输出信号在11GHz，12GHz，13GHz，14GHz间变化。
[0031]功分器a的输出信号连接到7倍频器;7倍频器的输出信号连接到带通滤波器b的输入端；带通滤波器b的输出信号连接到DDS的参考端;DDS的输出信号连接到放大器a 的输入端;放大器a的输出信号连接到4倍频器的输入端;4倍频器的输出信号连接到S波段4通道开关滤波器组的输入端;FPGA控制电路的控制信号连接到与DDS的控制端连接； FPGA控制电路的控制信号连接到S波段4通道开关滤波器组的控制端;通过FPGA设置DDS输出500MHz-750MHz带宽的信号，根据DDS输出信号频率，FPGA控制电路输出相应的控制信号选通相应的通道，即可输出2000MHz-3000MHz的信号。
[0032]经S波段4通道开关滤波器组的输出信号连接到到双平衡混频器的中频端口，经功分器b的输出信号连接到放大器b的输入端，放大器b的输出信号连接到双平衡混频器的本振端口。双平衡混频器的射频端口输出信号连接到X波段4通道开关滤波器组的输入端； FPGA控制电路的控制信号连接到X波段4通道开关滤波器组的控制端;根据当前N分频器设置值，选通相应的滤波通道。即可输出8GHz-l 2GHz宽带捷变频信号。
【主权项】
1.一种实现频率捷变的宽带微波频率合成器，它包括功分器a，其特征在于:500MHz信 号产生电路输出端与功分器a输入端连接，功分器a—个输出端与捷变频锁相环电路输入端 连接，捷变频锁相环电路输出端与放大器b输入端连接，功分器a另一输出端与200010^-3 0 0 0 M H z信号产生电路输入端连接，放大器b输出端与双平衡混频器的本振端口连接， 2000MHz-3000MHz信号产生电路输出端与双平衡混频器的中频端口连接，双平衡混频器的 射频端口与第二开关滤波器组输入端连接，第二开关滤波器组输出端输出合成频率信号。2.根据权利要求1所述的一种实现频率捷变的宽带微波频率合成器，其特征在于:所述 500MHz信号产生电路包括100MHz恒温晶振，100MHz恒温晶振输出端与5倍频器输入端连接， 5倍频器输出端与带通滤波器输入端连接，带通滤波器输出端输出500MHz信号。3.根据权利要求1所述的一种实现频率捷变的宽带微波频率合成器，其特征在于:所述 捷变频锁相环电路包括鉴频鉴相器，鉴频鉴相器参考输入端与功分器a—个输出端连接，鉴 频鉴相器输出端与环路滤波器输入端连接，环路滤波器输出端与VC0压控端连接，VC0输出 端与功分器b输入端连接，功分器b—个输出端与放大器b输入端连接，功分器b另一个输出 端与N分频器输入端连接，N分频器输出端与鉴频鉴相器射频端连接。4.根据权利要求1所述的一种实现频率捷变的宽带微波频率合成器，其特征在于:所述 2000MHz-3000MHz信号产生电路包括7倍频器，功分器a—个输出端与7倍频器输入端，7倍频 器输出端与带通滤波器b输入端连接，带通滤波器b输出端与参考时钟DDS的参考端连接，参 考时钟DDS输出端与放大器a输入端连接，放大器a输出端与4倍频器输入端连接，4倍频器输 出端与第一开关滤波器组输入端连接，第一开关滤波器组输出端输出2000MHz-3000MHz信 号。5.根据权利要求1所述的一种实现频率捷变的宽带微波频率合成器，其特征在于:所述 第二开关滤波器组为X波段4通道开关滤波器组，所述第二开关滤波器组的控制端与FPGA控 制电路连接。6.根据权利要求4所述的一种实现频率捷变的宽带微波频率合成器，其特征在于:所述 第一开关滤波器组为S波段4通道开关滤波器组，所述第一开关滤波器组的控制端与FPGA控 制电路连接。7.根据权利要求4所述的一种实现频率捷变的宽带微波频率合成器，其特征在于:所述 参考时钟DDS为AD9914型DDS。8.根据权利要求4所述的一种实现频率捷变的宽带微波频率合成器，其特征在于:参考 时钟DDS的控制端与FPGA控制电路连接。9.根据权利要求3所述的一种实现频率捷变的宽带微波频率合成器，其特征在于:N分 频器的控制端与FPGA控制电路连接。10.根据权利要求3所述的一种实现频率捷变的宽带微波频率合成器，其特征在于:所 述环路滤波器带宽为5MHz。
【文档编号】H03L7/18GK205584178SQ201620420766
【公开日】2016年9月14日
【申请日】2016年5月11日
【发明人】杜勇, 柏翰, 胡天涛, 高峯
【申请人】贵州航天计量测试技术研究所